(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-124250

(P2003-124250A)

(43)公開日 平成15年4月25日(2003.4.25)

(51) Int.Cl.7

識別記号

 $\mathbf{F} \mathbf{I}$

テーマコード(参考)

H01L 21/60

311

H01L 21/60

311Q 5F044

審査請求 未請求 請求項の数5 OL (全38 頁)

(21)出願番号

特願2002-277425(P2002-277425)

(22)出願日

平成14年9月24日(2002.9.24)

(31)優先権主張番号 09/962783

(32)優先日

平成13年9月24日(2001.9.24)

(33)優先権主張国

米国(US)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 クオーチュアン リウ

アメリカ合衆国, カリフォルニア 94539,

フレモント, パエルタ オリボス 1143

(72)発明者 マイケル ジー, リー

アメリカ合衆国, カリフォルニア 95120,

サンノゼ, セイジ オーク ウェイ 6064

(74)代理人 100077517

弁理士 石田 敬 (外4名)

最終頁に続く


(54) 【発明の名称】 接合方法および導電性回路構造


(57)【要約】

【課題】 導電性領域をもつ回路形成層上に誘電体層 (好ましくはボンディングシート) を被着させる段階を 含む接合方法を提供する。

【解決手段】 導電性領域上の誘電体層内にアパーチャ が形成される。もう1つの回路形成基板上に配置された 導電性本体が、該アバーチャ内に挿入される。該導電性 本体は主領域(例えば導電性ポスト)および空乏領域 (例えば、金属または過渡的液体金属ボンディング材料 の薄層)を含んでなる。該空乏領域は回路形成層上の導 電性領域と接触し、これら回路形成層は合わせて積層さ れる。該空乏領域から金属間領域を形成すべく、その組

合せに対し熱および圧力を加える。





【特許請求の範囲】

【請求項1】 導電性領域をもつ回路形成層上に誘電体 層を被着する段階と、

前記導電性領域上の前記誘電体層内にアパーチャを形成 する段階と、

主領域と空乏領域を含む導電性本体であって該空乏領域 がその導電性領域と接触するその導電性本体を、前記ア パーチャ内に挿入する段階と、

前記空乏領域から金属間領域を形成する段階と、を含ん でなる接合方法。

【請求項2】 前記空乏領域が錫を含み、前記主領域が 銅を含み、前記金属間領域がCu,Snを含む請求項1 に記載の方法。

【請求項3】 前記回路形成層が第1の回路形成層であ り、前記導電性本体は第2の回路形成層上に配置される 請求項1に記載の方法。

【請求項4】 前記アパーチャ内へ前記導電性本体を挿 入する前記の挿入段階により、該アパーチャの壁と該導 電性本体との間に空隙を生成する請求項1に記載の方 法。

【請求項5】 誘電体層および第1の導電性領域をもつ 第1の回路形成層と、

誘電体層および第2の導電性領域をもつ第2の回路形成 層と、

前記第1および第2の導電性領域の間に配置されたバイ ア構造と、を含んでなる導電性回路構造であって、該バ イア構造が、前記主領域およびその片端のまわりおよび その側面のまわりに配置される金属間領域からなる導電 性回路構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体基板の接合 に関する。より特定的に言うと、本発明は高密度相互接 続構造および、変形可能なボンディングシートを利用し て基板を合わせて接合またはカップリングさせるための 方法を提供する。

[0002]

【従来の技術】特許性調査が行われ、以下の米国特許が 発見された。Capote et al に対する米国特許第5,37 6,403号、Pennisi et alに対する米国特許第5,1 28,746号、Hori に対する米国特許第5,232,5 32号、Coques et al に対する米国特許第5,157, 828号、Yoshida et al. に対する米国特許第5,18 7,123号、Pommer に対する米国特許第5,839,1 88号およびSchorに対する米国特許第5,842,27 3号である。

【0003】Capote et al に対する米国特許第5,37 6.403号は、ポリマー形成成分に加えて金属および はんだを含む導電性組成物を開示している。可とう性基 板に対しチップをボンディングする上で空隙を除去する 50 【0010】

ための技術が記述されている。可とう性パッドまたは紙 が可とう性基板の下側に連結され、ボンディング中に変 形し、硬化および固まる前に空気が液体接着剤から外に 流出できるようにする。可とう性基板にチップをボンデ ィングするために用いられる接着剤は、液体またはペー スト(ボンディング膜またはボンディングシートではな い)であり、その目的は、ボンディング中の気泡の除去

【0004】Pennisi et al.に対する米国特許第5,1 28,746号は、ポリマー形成組成物を含有するフラ 10 ックスについて教示している。アビエチン酸、アジビン 酸、アスコルビン酸、アクリル酸、クエン酸およびリン ゴ酸から成るグループの中から選択された酸といったよ うなフラックス構成成分が開示されている。

【0005】Horiに対する米国特許第5.232.532 号は、可とう性基板に対するチップのボンディングにお いて隙間をなくすための技術について記述している。最 終目的は、ボンディング中に変形し、硬化および固まる 前に液体接着剤から空気が流れ出すことになる、可とう 20 性パッドまたは紙を可とう性基板の下側で使用すること にある。

【0006】Coques et al. に対する米国特許第5.1 27,828号は、基板と支持体との間の空間に部分真 空をつくることができるような形で、基板と支持体との 間に接着剤ループを使用することについて記述してい る。その目的は、接着剤の均等な絞り出し、ひいては接 着剤が硬化された後、基板と支持体との間に均等な間隔 を得ることにある。

【0007】Yoshida et al.に対する米国特許第5.1 30 87,123号は、リードフレームに対する半導体デバ イスのボンディングにおけるボイドなしの接着剤層につ いて記述している。接着剤塗布の主要エリアは、ダイの 裏側である。半導体デバイスとリードフレームとの間に はいかなる金属接続も存在しない。接着剤は、リードフ レーム上への半導体デバイスの取付け中のボイドの形成 を防ぐため、複数の予め配置されたスポット内で液体ま たはペースト状に塗布される。

【0008】Pommerに対する米国特許第5,839,18 8号は、2またはそれ以上の基板間に均等な空隙または 40 分離を提供するための非導電性粒子(すなわち「ゲー ジ」(gauge)粒子)の使用および電気的相互接続を形 成するための銅ポスト/錫の導電性ペーストの使用につ いて開示している。

[0009] Schorに対する米国特許第5,842,27 3号は、基板間に電気的接続を形成するための導電性接 着剤の使用について開示している。接着剤は、導電性粒 子、フレークなどと共に熱キュアされたエラストマであ る。はんだは全く使用されない。電気的接続は、主とし て金属接点を通したものである。

【特許文献1】米国特許第5,376,403号明細書 【特許文献2】米国特許第5、128、746号明細書 【特許文献3】米国特許第5,232,532号明細書 【特許文献4】米国特許第5、157、828号明細書 【特許文献5】米国特許第5,187,123号明細書 【特許文献6】米国特許第5,839,188号明細書 【特許文献7】米国特許第5,842,273号明細書 [0011]

【発明が解決しようとする課題】上述の従来技術におい て開示されているもののような、フリップチップ対基板 10 の接合のためのアンダーフィルプロセスは、非常に小さ な接合エリア (標準的に2.54cm×2.54cm (1インチ×1インチ)以下のエリア) に制限されてい る。基板の構築は高価なものである。高密度基板の所要 量が増大するにつれて、この需要を満たすため、単純か つ信頼性の高い相互接続プロセスが必要とされる。標準 的なはんだ印刷方法については、はんだのバンプサイズ に制限があり、歩留りは細かいピッチの小さなバンブに 対しては低くなる。その上、ジョイントは、マイクロバ ンプ上では信頼性が比較的低くなる。HDI基板の寸法 20 に容易に小型化できる信頼性の高い相互接続プロセスを 得ることが望ましい。従って、必要とされて発明したの は、挿入構造および過渡的液体合金ボンディングを利用 することによる、上述の必要条件を提供できる経済的な 方法である。

[0012]

【課題を解決するための手段】本発明者は、基板アセン ブリを製造するための方法において、第1の実質的に平 面な基板上の導電面と、第2の実質的に平面な基板上の 導電面との間に液体ボリマー材料を送り出す段階を含ん 30 でなる方法を提供する。液体ポリマー材料は、好ましく は、第1の基板および第2の基板の縁部から内向きに配 置される。該方法はさらに、液体ポリマーが第1の基板 および第2の基板の縁部に向かって流れるように、第1 の基板と第2の基板との間で液体ポリマー材料をプレス する段階と、液体ポリマー材料を硬化させる段階を含 む。第1の基板上の導電面は、第1の基板と第2の基板 との間で液体ポリマー材料をプレスした後、第2の基板 上の導電面と接触した状態に置かれる。本発明の別の実 施形態においては、液体ポリマー材料は、第1または第 40 2の基板上に存在するダイの上に送り出される。好まし くは、基板の少なくとも1つは、約15.24cm(6 インチ)×約15.24cm(6インチ)の寸法といっ たような、少なくとも232.26平方cm(36平方 インチ)の平面表面積を有する。

【0013】平面基板の1つの導電面は、はんだ材料の フラックス剤を有するかまたは有しないはんだバンプを 含む。液体ポリマー材料は、約15重量%~約70重量 %のポリマー樹脂、約15重量%から約70重量%の硬 化剤および約0.10重量%~約20重量%のポリマー フラックス剤を含む。ポリマーフラックス剤は、ベータ フェニル酸および/またはベータフェニルヒドロキシ酸 を含む。ベータフェニル酸は、ベータフェニル酢酸、ベ ータフェニルアクリル酸、ベータフェニルクロトン酸お よびそれらの混合物からなる群から選択される。

【0014】本発明はさらに、約15~約70重量%の ポリマー樹脂、約15~約70重量%の硬化剤および約 0.10~約20重量%のフラックス剤を含むポリマー 組成物を提供する。本発明はまたさらに下部基板と、と の下部基板上に配置されたポリマー組成物と、約15~ 70重量%のポリマー樹脂、約15~約70重量%の硬 化剤および約0.10重量%~約20重量%のフラック ス剤を含む前記ポリマー組成物上に配置された上部基板 と、を含んでなる基板アセンブリをも提供する。

【0015】本発明はまたさらに、導電性領域をもつ回 路形成層上に誘電体層を被着する段階と、導電性領域全 体にわたり誘電体層内にアパーチャを(例えばレーザー 穿孔により) 形成する段階と、導電性本体を該アパーチ ャ内に挿入し、かくしてアパーチャの壁と導電性本体と の間に空隙を形成する段階とを含んでなる、金属間領域 形成方法をも提供している。導電性本体は、主領域およ び導電性領域と接触する空乏領域を含む。該方法はさら に、空乏領域から金属間領域を形成する段階をも含んで なる。金属間領域は、主領域の端部および側面を取り囲 んでいる。空乏領域は錫を、主領域は銅を含んでなる。 金属間領域は、Cu,Snを含む。本発明の好ましい実 施形態においては、回路形成層は第1の回路形成層であ り、導電性本体は第2の回路形成層上に配置される。該 方法はまたさらに、第1の回路形成層と第2の回路形成 層を合わせて積層する段階を含んでいる。アパーチャの 壁と導電性本体との間の空隙には好ましくは、誘電体材 料が充填されている。空隙は、誘電体層を積層すること によって埋められてもよい。

【0016】本発明はまたさらに、誘電体層および第1 の導電性領域をもつ第1の回路形成層と、誘電体層およ び第2の誘電性領域をもつ第2の回路形成層と、を含む 導電性回路構造をも提供する。第1と第2の導電性領域 との間には、バイア構造が配置されている。バイア構造 は、主領域と、該主領域の片端のまわりおよびその側面 のまわりに配置される金属間領域とを含んでなる。

【0017】以下に明らかとなるさまざまな補助的な対 策および特徴と合わせて、上記の対策は、一例として提 供されているにすぎない添付の図面を参考にしてその好 ましい実施形態が示されている本発明の接合方法および 高密度相互接続構造により達成される。

[0.018]

【発明の実施の形態】ととで図面を詳細に参照すると、 下部基板 12、上部基板 14 および下部基板 12 と上部 基板14との間に配置された(例えば液体熱キュア性ポ 50 リマーといった) ボリマー16 が見られる。下部基板1

2と上部基板14は、それぞれに連結された導体パッド 18および20を有する。導体パッド18と20とを合 わせてカップリングするのを補助するため導体パッド1 8には、はんだバンプ19がボンディングされている。 基板 1 2 および 1 4 はそれぞれ縁部 1 2 a および 1 4 a を有し、可とう性基板、剛性基板、回路形成された基 板、剛性ウェーハ、PCBまたは積層回路板といった回 路板などの中から選択された適切なあらゆる基板(例え ば半導体または導体基板)であり得る。基板12および /または14は好ましくは、それらが約15.24cm 10 (6 インチ) (またはそれ以上) から約15.24cm (6インチ) (またはそれ以上) までの寸法を有する場 合といったように、約232.26平方センチ(36平 方インチ)以上の平坦な表面積をもつ大きな基板であ

【0019】液体ポリマー16は、図3に最も良く示さ れているように下部基板12により全て支持されている 複数のダイ(die)24によってとり囲まれた中央ダ イ24aの上でかつ下部基板12上に同心状に送り出す **といてきる。上部基板14が下向きに下降させられる** と、液体ポリマー16は圧縮され、下部基板12と上部 基板14のそれぞれの周縁部12 aおよび14 aに向か って外向きに絞り出し状態で流される。本発明のもう1 つの実施形態においては液体ポリマー16は、図4を見 れば最も良くわかるように、複数のダイ24の各々の上 に積重ねられている。上部基板14が下向きに下降させ られると、それぞれに配置されたポリマー16は圧縮さ れ、それぞれ下部および上部基板12および14のそれ ぞれの周縁部12aおよび14aに向かって再び外向き に絞り流される。

【0020】従って、図1に描かれているように再現す ると、測定された量の液体ポリマー16は下部基板12 上に特定された場所(単複)に送り出される。上部基板 14は、下部基板12上に下降させられその間、送出さ れたポリマー16と接触し、絞り流しによってそれを強 制的に外向きに移動させる。基板接合が完了した時点で (すなわち、導体パッド18および20が、図2に示さ れるようにはんだバンプ19をリフローさせるため接触 状態にあるとき、接合されたアセンブリ10は、当業者 ント31を形成し(すなわち、はんだバンプ19の助け を借りた導体パッド18および20の接合)、ポリマー 16をキュアさせる。図2に示されているように、キュ ア後のポリマー16は、接合されたアセンブリ10の一 部である。

【0021】本発明のポリマー16は、基板表面上の導 電性ジョイントおよび回路用の半密閉シールを提供す る。ポリマー16は同様に、動作中の応力除去をも提供 する。温度変動は、基板アセンブリ内の構成要素間にお ける熱膨張率の不整合による応力を生じさせる可能性が 50 ときに実質的な形で沸とうまたは揮発することがな

ある。ポリマー16は同様に、基板回路間の電気信号を 隔離するための誘電体層をも構成する。前述のように、 ポリマー16は、図3に示されるように、下部基板12 の中心領域において送り出すこともできるし、あるいは 又、図4に示されるように、各々のダイの中心で個別に 送り出すこともできる。基板の中心から送り出される場 合、ポリマー16は、1つのフローフロント(flow fro nt)をもって外向きに流れる。複数箇所からの送り出し については、各々の送り出し場所についてフローフロン トが存在し、これが場合によって合流してより少数のフ ローフロントを形成する可能性もある。フローフロント の合流と接合が通常環境下で行われる場合、気泡が閉じ 込められる可能性がある。しかし真空環境下での接合な らば、閉込められた気泡を除去することができる。小さ めの基板に対しては単一箇所からの送り出しが有用であ り、一方、非常に大きい面積の基板の接合においては、 各ダイ領域全体にわたり、多数箇所からの送り出しの方 がより優れた流量制御ができる。

【0022】はんだバンブ19用の適切な材料は、金 属、または単相または多相合金でありうる。合金は2成 分、3成分またはその他のより高次の組成物でありう る。その例としては、共融Pb/SnおよびIn-S n, Bi-Sn, In-Ag, Sn-Sb, Au-Sn およびPb-Snからなる合金が含まれる。はんだのさ らに特定的な例としては、(重量百分率単位で記述した 場合) 52 In/48Sn, 58Bi/42Sn, 97 In/3Ag, In, 37Pb/63Sn, 96.5S n/3.5 Ag, 95 Sn/5 Sb, 80 Au/20 Sn, および90Pb/10Snが含まれる。はんだ材料 には同様に、はんだバンプ19のためのはんだ材料から 酸化物を除去するのに適したあらゆる材料(例えばはん だー材料フラックス剤)も含まれていてよい。はんだー 材料フラックス剤は有機酸を含むことができ、はんだづ け材料内およびその上の酸化物を除去すべくポリマー1 6中に含有されたフラックス剤と組合わせた形で使用可 能である。有機酸は、それが比較的高い沸点を有し得る ことから好まれる。フラックス剤の例としては、桂皮 酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、 スベリン酸、アゼライン酸、セバシン酸、それらの前駆 にとっては周知の加熱サイクルを通して、導電性ジョイ 40 物質および組合せが含まれうる。はんだ-材料フラック ス剤は好ましくは、桂皮酸、アジビン酸または化学的に 類似の要領で機能するかまたは化学的に類似の構造をも つ、もう1つの酸のうちの少なくとも1つを含んでな る。さらに、はんだー材料フラックス剤は、はんだバン ブ19用のはんだ材料内で、任意の適切な百分率で存在 し得るが、好ましくは、はんだ材料の約0.1~約25 重量パーセントで構成し得る。

【0023】はんだ材料フラックス剤は、実質的に不揮 発性であってよい(例えば導電性組成物がキュアされる

い)。一部の実施形態においては、はんだー材料フラッ クス剤は、約100℃またはそれ以上の融点を有すると とができる。はんだー材料フラックス剤の沸点または分 解点のうちいずれか低い方の温度は、はんだバンプ19 用のはんだ材料内で導電性粒子間に存在する最低融点よ りも高い (例えば約10℃よりも高い)ものであり得 る。特定のフラックス剤の選択は、はんだバンブ19用 のはんだ材料内で使用される特定の導電性材料によって 左右され得る。例えば、はんだー材料フラックス剤は、 約133℃の融点および約300℃の沸点をもつ桂皮酸 10 であってよい。桂皮酸と共に使用できる適切な導電性粒 子としては、約183°Cの融点をもつ37Pb/63S nはんだからなる粒子が含まれる。

【0024】本発明のポリマー16は、好ましくは、金 属も、導電性材料もおよびはんだ材料も(すなわち、は んだバンプ19内に含有される材料のうちのいずれも) 全く含んでいない。本発明のポリマー16は同様に導電 性微粒子を全く含有せず、好ましくはフラックス剤とし ての能力を有する。かくしてポリマー16はフラックス 剤を内含する。ポリマー16は、下部および上部基板1 2および14を接合させるためならびにポリマー誘電体 層を提供するために機能する。ポリマー16はさらに、 好ましくはきわめて低レベルのイオン汚染物質を含み、 ポリマー16が下部および上部基板12および14の両 方の上のフィーチャのまわりを流れることができるよう に低い粘度(例えば本発明のポリマー温度下でポリマー 16が流れうる粘度)を有する。ポリマー16は好まし くは、導電性ジョイント31(すなわち導体パッド18 および20をカップリングさせるはんだバンプ19)が 形成されるまでゲル化せず、後キュア(硬化)の後、ボ 30 リマー16は低誘電率、高温性能、基板表面および構成 要素に対する優れた接着性および低い水分吸収を示す。 【0025】ポリマー16は好ましくは、金属表面で酸 化物を溶融させ、酸化物の溶融により生成された水を除 去し、酸化物の溶融からのイオン種を不動化させ、必要 に応じて熱膨張係数の修正を可能にする。ポリマー16 は、出版社Chapman & Hall, New York, New Yorkが19 97年に版権を取得しているMicroelectronics Packagi ng Handbook「マイクロエレクトロニクスパッケージン グ便覧」という題の書籍の中で記述されているように、 スクリーン印刷といったような適切な方法により、下部 基板12上に配置され得る。ポリマー16は、ポリマー 樹脂、キュア剤または硬化剤およびフラックス剤を含 む。より特定的には、ポリマー16は約15重量%~約 70重量%のボリマー樹脂、約15重量%~約70重量 %のキュア剤および約0.10重量%~約20重量%の フラックス剤、より好ましくは約25重量%~約60重 量%のポリマー樹脂、約25~約60重量%のキュア剤 および約1重量%~約15重量%の融剤;最も好ましく は約40重量%~約55重量%のポリマー樹脂、約40 50 液樹脂系はFurane89303エポキシ、PartAおよびPa

重量%~約55重量%のキュア剤および約4重量%~約 12重量%のフラックス剤で主として構成されるかまた はこれらにより構成されている。ボリマー樹脂は、好ま しくは約100℃~約150℃の範囲内に入るそのキュ アまたは固化温度よりも低い温度(例えば約50℃~約 100℃)を有する任意の適切なポリマー樹脂であって よい。好ましくは、ポリマー樹脂は、はんだバンプ19 のはんだづけ材料のリフロー温度よりも高いキュア温度 (例えば約20℃~約50℃)を有する。同様にポリマ ー樹脂は、加熱時点で膨張し、冷却後は少なくとも部分 的に膨張した状態にとどまることができる。適切なポリ マー樹脂としては、本書に参考としてとり入れている米 国特許第5,128,746号の中で教示されているとお り、ビスフェノールーAおよびエピクロロヒドリンから 作られたエポキシ樹脂が含まれる。

【0026】付加的な適切なポリマー樹脂としては、本 書に参考としてとり入れている米国特許第5,579,5 73号に例示されているように、高ガラス転移の無水物 キュアエポキシ組成物といった熱キュア性材料が含まれ る。より特定的な適切な熱キュア性材料としては、エポ キシおよび改質エポキシ、メラミンーホルムアルデヒ ド、尿ホルムアルデヒド、フェノール樹脂、ポリ(ビス -マレイミド)、アセチレンを末端基とするBPA樹 脂、IPNボリマー、トリアジン樹脂およびそれらの混 合物からなるグループの中から選択された1つまたは複 数の化合物が含まれるが、これらに制限されるわけでは ない。付加的な適切なポリマー樹脂には、液晶ポリエス テル(例えばXydar™またはVectra™)ボリー(エー テルエーテルケトン) またはポリアリールエーテルケト ン)といったような高温熱可塑性材料が含まれていてよ い。さらなる付加的な適切な熱可塑性材料には、単なる 一例として、ABSを含有する樹脂状材料(ABS/P C、ABS/ポリスルフォン、ABS/PVE)、アセ タルアクリル樹脂、アルキド、アリルエーテル、セルロ ースエステル、塩素化ポリアルキレンエーテル、シアネ ート、シアナミド、フラン、ポリアルキレンエーテル、 ポリアミド (ナイロン)、ポリアリレンエーテル、ポリ ブタジエン、ポリカーボネート、ポリエステル、ポリフ ルオロカーボン、ポリイミド、ポリフェニレン、ポリフ 40 ェニレンスルフィド、ポリプロピレン、ポリスチレン、 ポリスルフォン、ポリウレタン、ポリ酢酸ビニル、ポリ 塩化ビニル、ポリ塩化ビニル/塩化ビニリジン、ポリエ ーテルイミド、ポリエーテルエーテルイミドなどおよび 以上のもののいずれかの混合物が含まれる。

【0027】キュア剤または硬化剤は、アミンまたは無 水物といったような任意の適切なキュア剤または硬化剤 であり得る。ポリマー樹脂およびキュア剤は、適切な硬 化剤またはキュア剤とポリエステル樹脂といったような 2液樹脂系であってもよい。例えば、市販されている2

rtBである。Furane 89303エポキシ、PartAは、 カリフォルニア州ロサンゼルスのFurane Products Comp any から入手可能なビスフェノールA-エピクロロヒド リン型エポキシ樹脂である。Furane89303エポキ シ、PartBは、同じくFurane Products Company から入 手可能な無水物キュア剤である。本発明の精神および範 囲には、本発明の範囲内で所望の結果を達成する能力を もつその他のタイプの2液樹脂系も含まれるということ を理解すべきである。ポリマー16中のフラックス剤 は、特にはんだバンプ19のはんだづけ材料中に全くま 10 たは非常にわずかなはんだー材料フラックス剤しか混和 されていない場合に特に、はんだづけカップリング作業 のための溶融作用を補助する。かくして、ポリマー16 中のフラックス剤は、はんだづけ材料中ではんだー材料 フラックス剤を使用することに対する代替案であり得、 そうでなければ、はんだー材料フラックス剤と組合わせ て使用するとともできる。

[0028]ポリマー16内のはんだ-材料フラックス 剤は好ましくはフェニル酸、より好ましくはベータフェ ニル酸を含む。ベータフェニル酸は、特にエボキシ樹脂 20 と組合せた状態で、ボリマー16のキュアまたは硬化を 減速または遅延させ、より長いゲル時間を導き、ボリマ ーが初期液体状態からキュアする前にはんだ材料(例え ば63Sn/37Pb) が融解することができるように するということが発見され、ベータフェニル酸のための 酸は好ましくは、酢酸、アクリル酸、クロトン酸、カプ ロン酸、吉草酸、エナント酸、オクチル酸、ペラルゴン 酸、およびカプリン酸からなる酸グループの中から選択 される。より好ましくは、ベータフェニル酸のための酸 は、酢酸、アクリル酸、クロトン酸、カプロン酸、吉草 30 酸、およびエナント酸からなる酸グループ、最も好まし くは酢酸、アクリル酸およびクロトン酸からなる酸グル ープの中から選択される。より長いゲル時間を導くポリ マーキュア時間の特に改善された遅延は、フラックス剤 がベータフェニルアクリル酸および/またはベータフェ ニルヒドロキシアクリル酸である場合に得られる。

【0029】ポリマー16は、液体状態で下部基板12上に配置され、上部基板14上の導体バッド18-はんだバンブ19が下部基板12上の導体バッド20とアラインメントされた状態にとどまる一方で、上部基板14は下部基板12に向かって移動させられる。液体ポリマー16は圧縮され、はんだバンブ19が導体バッド20と接触した状態となり図2のアセンブリを形成するまで、下部基板12に向かって上部基板14を連続的に移動させることによって、下部および上部基板12および14の周縁部12aおよび14aに向かって外向きに絞り流される。液体ポリマー16は好ましくは、導体バッド18-はんだバンブ19/バッド20の各々を完全に封入する。液体ポリマー16中のフラックス剤は、はんだバンブ19と接触関係にある。図2のアセンブリは、

加熱され、従来の要領で(例えば約200℃~約240 ℃の範囲内の温度) リフローされ、液体ポリマー16中 のフラックス剤が活性化されはんだバンプ19上および その中の酸化物を低減させるようにし、また導体パッド 20に対するはんだバンプ19の合金カップリングを可 能にし、ジョイント31を形成する(図2参照)。前述 のように、液体ポリマー16中のフラックス剤は、単独 で唯一のフラックス剤として(はんだ材料内にフラック ス剤は全く存在しない) 使用してもよいし、または液体 ポリマー16中のフラックス剤をはんだ材料中のはんだ 材料フラックス剤と組合せた形で使用することもでき る。リフロー手順の間に、液体ポリマー16中のフラッ クス剤は同様に、特にフラックス剤としてベーターフェ ニルアクリル酸および/またはベータフェニルヒドロキ シアクリル酸が利用されるとき、キュアまたは硬化から 液体ポリマー16を遅延または減速させる。かくして、 液体ポリマー16が完全にキュアまたは硬化されてしま うまでにジョイント31が形成される。ジョイント31 が構成された後、液体ボリマー16を完全にキュアさせ るために後キュア手順(例えば約100℃~約180℃ の範囲の温度)が必要とされることがある。

【0030】ここで本発明のもう1つの実施形態につい て図5~6を参照すると、変形可能なボンディングシー ト50 (すなわち誘電体層) および過渡的液体合金ボン ディング材料70を使用することによる高密度相互接続 方法が広く例示されている。変形可能なボンディングシ ート50は、ビルドアップした被着層56を支持する従 来の積層基板54全体にわたり又その上にタック積層さ れる。変形可能なボンディングシート50は、過渡的液 体合金ボンディング材料70を保持する金属ポスト62 を収容すべく開放されたバイアホール (via hole) 60 を有している。図5に最も良く示されているように、導 体パッド64は、ポスト62および基板68に連結され ている。開放されたホール60の直径および金属ポスト 62の直径を制御することにより、図5(6)に示され ているようなボイドなしのボンディングシート50aを 伴う高密度相互接続構造55を得ることができる。加熱 されたとき、ボンディングシート50を構成する材料は 流れて、開放されたバイアホール60とポスト62の間 のあらゆる空隙61を充填する。本発明の相互接続プロ セスの実施形態においては変形可能なボンディングシー ト50が使用されることから、細い線の無い層上でその 相互接続プロセスが用いられる。

【0031】過渡的液体合金ボンディング材料70に適した材料は、金属または単相または多相合金でありうる。合金は、二成分、三成分またはその他のより高次の組成であり得る。その例としては、共融Pb/SnおよびIn-Sn,Bi-Sn,In-Ag,Sn-Sb,Au-SnおよびPb-Snからなる合金が含まれる。50 はんだのさらに特定的な例としては、(重量百分率単位

で記述した場合) 52 In/48 Sn, 58 Bi/42 Sn, 97 In/3Ag, In, 37 Pb/63 Sn, $96.5 \, \text{Sn} / 3.5 \, \text{Ag}, \, 95 \, \text{Sn} / 5 \, \text{Sb}, \, 80 \, \text{Au}$ **/20Sn. および90Pb/10Snが含まれる。適** 切な材料には同様に、材料から酸化物を除去するのに適 したあらゆる材料(例えばフラックス剤)も含まれてい てよい。フラックス剤は、有機酸を含むことができ、過 渡的液体合金ボンディング材料70用の材料内およびそ の上の酸化物を除去するべくボンディングシート50の ポリマー材料中に含有されたあらゆるフラックス剤と組 10 合わせた形で使用可能である。有機酸は、それが比較的 高い沸点を有し得ることから好まれる。フラックス剤の 例としては、桂皮酸、コハク酸、グルタル酸、アジピン 酸、ピメリン酸、スベリン酸、アゼライン酸、アジピン 酸、セバシン酸、それらの前駆物質および組合せが含ま れる可能性がある。フラックス剤は好ましくは、桂皮 酸、アジピン酸または化学的に類似の要領で機能するか または化学的に類似の構造をもつ、もう1つの酸のうち の少なくとも1つを含んでなる。さらに、フラックス剤 は、過渡的液体合金ボンディング材料70内で任意の適 20 切な百分率で存在し得るが、好ましくは、材料の約0. 1~約25重量パーセントで構成し得る。

【0032】フラックス剤は、実質的に不揮発性であっ てよい(例えば導電性組成物がキュアされるときに実質 的な形で沸とうまたは揮発することがない)。一部の実 施形態においては、フラックス剤は、約100℃または それ以上の融点を有することができる。フラックス剤の 沸点または分解点のうちいずれか低い方の温度は、過渡 的液体合金ボンディング材料70用材料内で導電性要素 間に存在する最低融点よりも高い(例えば約10℃より 30 が摺動可能な形で中を通るような開口部を提供すべく、 も高い)ものであり得る。特定のフラックス剤の選択 は、過渡的液体合金ボンディング材料70用材料内で使 用される特定の導電性材料によって左右され得る。例え ば、フラックス剤は、約133℃の融点および約300 ℃の沸点をもつ桂皮酸であってよい。桂皮酸と共に使用 できる適切な導電性過渡的液体合金ボンディング材料で 0としては、約183℃の融点をもつ37Pb/63S nを含む材料が含まれる。

54が見られる。基板54は、例えばフォトレジストを 利用し金属層をエッチングするプロセスといったような 任意の従来の層被着ビルドアッププロセスによって被着 され得るビルドアップ被着層56を支持する。図5 (2) に示されるように、ボンディングシート50は、 ボンディングシート50を基板54およびそれに付随す る層56にきちんと接着させるため、層56および基板 54上に、かつ、その全体にわたりタックされる。タッ ク積層条件は通常、低温および低積層力において、穏や

【0033】 ことでより特定的に図5(1)を参照する

ト50は、高くなった温度および圧力で流れかつ/また は変形する能力をもつ任意の適切な変形材料を含むこと ができる。ボンディングシート50用の変形可能材料 は、1つまたは複数の従来の充填材を含むことができ る。好ましくは、ボンディングシート50用の変形可能 材料は、あたかも以下で直ちに一字一句変えることなく 反復されているかのごとく、本書に参考として完全にと り入れている米国特許第5,128,746号および5, 579,573号の中に列挙された1つまたは複数のポ リマー樹脂を内含する上述のボリマー樹脂のうちの単数 または複数のものである。好ましくは、ボンディングシ ート50用の変形可能材料は、約40℃~約60℃の範 囲内の軟化温度および約50℃~約75℃の範囲内のゲ ル様かつ/または半流動体化温度をもつポリマー樹脂の うちの1つまたは複数のものである。より好ましくは、 ボンディングシート50用の変形可能材料は、約45℃ ~約55℃の軟化温度および約55℃~約70℃の範囲 内のゲル様および/または半流動体化温度をもつポリマ ー樹脂のうちの1つまたは複数のものである。ボンディ ングシート50用の適切な材料には、MGCからBTF -346の商品名で、また味の素社からABFという商 品名で販売されている材料またはポリマーシートが含ま れる。BTF-346およびABFはそれぞれ50°~ 60℃および40°~50℃前後で軟化し始め、それぞ れ65℃~75℃および50℃~60℃前後で半流動体

【0034】ボンディングシート50が基板54および それに付随する層56上で、かつ、その全体にわたりタ ック積層された後、ポスト62(例えば銅ポスト62) ボンディングシート50内にバイアホール60が形成さ れる。ホール60の形成は、ボンディングシート50を 構成する特定の材料タイプに応じてレーザーまたはリソ グラフィといったようなあらゆる適切な要領で、または ボンディングシート50上にホール60を開くことので きるプラズマエッチングといったような他のあらゆる方 法により、達成可能である。その後、図5(4)に示さ れているように、ポスト62がボンディングシート50 内のホール60とアラインメントされるような形で、基 と、積層コアを含む従来のあらゆる基板であり得る基板 40 板54全体にわたり基板68(付随するパッド64およ びポスト62を含む)が配置される。このとき、図5 (4) のアラインメントされたアセンブリは、ポストに より支持された過渡的液体合金ボンディング材料70 が、図5(5)に最も良く示されているように、層56 と接触するまで基板54および68を互いに向かって圧 縮または強制することにより相互係合させられる。基板 54および68は、例えばKarl Suess社製のフリップチ ップボンダーといった適切なアラインメント装置によっ てアラインメント可能である。アラインメントされた基 かである。本発明の実施形態のためのボンディングシー 50 板54 および68 はその後、ポスト62 が実質的にバイ

化および/またはゲル様形成し始める。

アホール60内を通り、過渡的液体合金ボンディング材 料70がパッドまたは層56に納まるまで、前述のとお りプレスされる。その後、相互係合された基板アセンブ リは、空気または窒素環境内でフリップチップボンダー によって加熱される。発明の1実施形態においては、温 度は、ボンディング材料70の融点または半流動体化点 よりも高いものであり得る。例えば、融解温度は、Sn については232℃前後、Inについては157℃, S n-In温度合金については(合金組成に応じて)12 ンディング材料70の融解相を合金または金属化合物7 0 aへと完全に変換するのに充分な長いものであるべき である(図6(b)参照)。より望ましくは、過渡的液 体合金ボンディング材料70は、使用される冶金系に応 じて強く信頼性の高い金属相へと完全に変換されるべき

【0035】ポスト62が金属化合物70aを通してパ ッドまたは層56にカップリングされた後、カップリン グされた基板アセンブリは次に、高圧処理済みボンディ ングシート50aを生成すべく、従来の積層プレス機へ 20 と移される。従来のプレス機での積層中、真空が空隙 (単複) 61内のあらゆる空気を取り去る。熱と積層力 の組合せは、図6(b)内の矢印Aの方向にバイアホー ル60の壁の中を移動するかまたは押す。ボンディング シート50の材料の変形可能性または流動性に起因し て、ボンディング材料は空隙(単複)61内を満たし、 変形されたボンディングシート50a内にボイドの無い*

である。

*構造を作り出す。前述のように、ボンディングシート5 0用の材料は、加熱および圧縮されたときに変形可能で あることから、積層プレス機は好ましくは図5(5)の 相互係合された基板アセンブリを、約50℃~約400 ℃、より好ましくは約120℃~約350℃までの範囲 内の温度まで加熱し、基板54および68を含む相互結 合された基板アセンブリ(図6(b)参照)を、基板5 4および68の各々が、約345kPa (50psi) ~約6900kPa (1000psi)、より好ましく O ℃~2 3 2 ℃の間である。時間は、過渡的液体合金ボ 10 は約1035 k Pa (150 p s i) から約2760 k Pa(400psi)までの範囲の圧力を有するよう

> 【0036】上述の方法の成功は、図6(a)からの以 下の変数の値に左右されるということが発見された: H. (1つまたは複数の上面パッド64の高さ). H. (底面パッドまたは被着されたパターン形成層56の高 さ)、H, (ボンディングシート50の高さ), H 。(ポスト62の高さ)、 Hao(空乏相または過渡的液 体ボンディング材料70の高さ), D。(ボスト62の 直径), Dvb (バイアホール60の底面の直径) および D_{v1}(バイアホール60の上面の直径)。

に、互いに向かって圧縮する。

【0037】下表 I は、ボンディングシート50用のF 346およびABF材料に基づく変数についての1つの 好ましい値を列挙している。

[0038]

【表1】

No.	ボンディング シート	Hep	Нър	Ньь	H,	H _{dp}	D,	D _{vb}	Dvt
1	F-346	5μm	18 µ m	55 μ m	28 µ m	3 µ m	50 μ m	70 µ m	100 μ m
2	F-346	5μm	18 µ m	55 µ m	28 µ m	3 µ m	50 µ m	80 µ m	120 µr m
3	F-346	5μm	18 μ m	55 µ m	28 µ m	3 µ m	50 µ m	80 µ m	100 µ m
4	ABF	5μm	18 µ m	45 µ m	28 µ m	3 µ m	50 µ m	65 µ m	100 µ m
5	ABF	5µm	18 µ m	60 µ m	28 µ m	3 µ m	50 µ m	80 µ m	100 μ m
6	ABF	5μm	18 µ m	70 µm	28 µ m	3 µ m	50 μ m	80 µ m	120 µ m

【0039】 このプロセスからのボイドなしのパッケー ジの成功の鍵の1つは、H_s, H_s, H_s, H_s, H₄, D_a, D_v, およびD_v, についての寸法の組合せで

【0040】より一般的に言うと、変数Ht,, H,, H

bs, Ha, Han, Do, DybおよびDytについての値は、 下表IIに列挙されている範囲内に入る。

[0041] 【表2】

変数	広いもの(µm)	好ましいもの(μm)	最適なもの(µm)
H _{tp}	2-8	3-7	4-6
Нье	12-24	14-22	16-20
Н.,	40-70	45-65	50 -6 0
Н,	19-37	22-34	25-31
H _d ,	0.5-6.0	1-5	2-4
D,	35-65	40-60	45-55
Dyb	55-85	60-80	65-75
D,,	85-115	90-110	95-105

【0042】いずれかのそれぞれの値範囲について、変 数のうちのいずれか2つのものの間の適切な比率は、1 つの変数の低い方の範囲をもう1つの変数の低い方の範 囲で除することによっておよび1つの変数の高い方の範 囲をもう1つの変数の高い方の範囲で除することによっ て見い出すことかできる。例えば、広い範囲内のDvt対 D_wの比率は好ましくは、約1.5 (すなわち85 μm /55 µm) から約1.3 (すなわち約115 µm/8 5 μm) の範囲にある。同様にして、単なる一例とし て、最適範囲内のDub対Hupの比率は、好ましくは約3 2.5 (すなわち約65 μ m/2 μ m) から約18.8 (すなわち約75μm/4μm)の範囲内にある。

【0043】上述のように、ボンディングシート50 は、充填材を含んでいてもいなくてもよい。ボンディン グシート50は、リソグラフィのために感光性をもつも のでもよく、また、室温で液体であっても固体であって もよい。ボンディングシート50が液体として(例えば 液体ポリマー) 基板54上に配置されている場合、いか なるバイアホール60も形成される必要はなく、また、 ボンディングシート50の積層も全く行われる必要がな いということは明白である。ボンディングシート50が 液体である場合、図1(a)~4の発明の実施形態が適 用可能であり、このとき導電性ポスト60(付随する空 乏層、過渡的液体合金ボンディング材料70を含む)が 導体パッド18に置き換わるかまたはボンディング材料 70がはんだバンプ19に置き換わっている。

【0044】とこで図7を参照すると、過渡的液体合金 ボンディングを用いた挿入接合プロセスから製造された HD I 基板のSEM横断面マイクログラフが示される。 底面基板 5 4 は、2 1 6 μ m の ピッチで 5 0 μ m の C u パッド56を伴う0.102cm(40ミル)のアルミ ナ基板 (99.6%) である (直径120 µm)。底面 基板68は、5μmのCuパッド、15μmのCuポス ト62 および 12 μ m の S n (すなわち過渡的液体合金) ボンディング材料70)を伴う50μmのポリイミド (10 μ m の Dupont 2611) 膜である。 層間誘電体ま たはボンディングシート50は、厚み1ミルのDuPo nt KJ熱可塑性ポリイミドボンディングシートであ る。75μmのサイズでレーザー穿孔によりバイア開口 50 ミネーション)プレス内で真空にプレスされる。積層条

60が行われた。Cuポスト62の直径は60µmであ る。図7は、全ての相互接続が接合された状態で示す。 誘電体またはボンディングシート50とCuポスト62 の間にボイドは全くない。

【0045】図8は、図7からの単一相互接続の詳細図 である。図8は、ジョイントの構造を例示する。金属間 相 (intermetallic phase) 70 aは、安定相および高 融点相(676℃)のCu,Snである。このことはす 20 なわち、この系内では、さらなる金属間相変化が全く発 生しないことを意味する。図9は、図8に示されている ような相互接続の構造の概略図である。図9は、金属間 相70aがCuとボリイミドボンディングシート50と の間の界面を攻撃しなかったことを実証している。金属 間相が連続的に成長してCu/ポリイミド界面を劣化さ せることになる従来の通常のはんだジョイントとは異な り、この金属間相70 aはこれ以上成長することはな い。図10は、上面基板68におけるCuポスト62と 底面基板54におけるCuバッド56の間の金属間層の 30 厚み測定である。当初のSn(すなわち空乏相または過 渡的液体ボンディング材料70)の厚みは12μπ前後 であったが、最終ジョイントには界面に3~5 µmの金 属間相70 aが存在するだけとなる。これは、プロセス 条件および過渡的液体合金ボンディングプロセスの性質 に起因するものである。

【0046】本発明のもう1つの実施形態においては、 高密度相互接続プロセスは、予備穿孔されたボンディン グシートと過渡的液体合金ボンディングを利用する。穿 孔されたホールの直径、金属ポストの直径および被着さ れた空乏相の厚みを制御することにより、充填された基 本的にボイドなしの相互接続構造を得ることができる。 このプロセスでは、無フローボンディングシートが使用 されることから、相互接続プロセスのこの実施形態は、 細い線やパッドを伴う信号層上で使用することができ

【0047】 ここで図11~12を参照すると、底面基 板80(可とう性または剛性基板)に必要な導電性パッ ド82が被着されたことがわかる。流動不能な誘電体ボ ンディングシート84が回路上面に載せられ、積層(ラ

件は、ボンディングシート84を基板80上にボンディ ングさせるのに充分であるものの、完全にキュアされた ボンディングを得るのには充分強いものではない。その 後、ボンディングシート84は、パッド82との相互接 続を得る必要性のある位置で開口部86を生成すべく、 レーザーにより穿孔される。

【0048】図11(3)に最も良く示されているよう に、基板(可とう性基板)88には、メタライゼーショ ン回路を表わす金属パッド90が被着された。パッド9 0上には、金属ポスト92が接続され、その後ポスト9 2の端部に空乏相金属94(例えば材料70)が被着さ れた。レーザー穿孔されたホールの寸法、ポスト直径お よび空乏相の厚みなどは、表ⅠⅠ中の寸法を指針とする ことができる。

[0049]図11(2)および11(3)の基板アセ ンブリは、生成された後、引き続き一体にされてジョイ ントを形成する。表IIの寸法を利用したスケーリング 手順を通して、金属ボスト92は、基板80の穿孔され たホール86の中を通過する。その後基板88および8 0は、クランプ機構により所定の位置に保持され、これ 20 がアラインメントを保つことになる。このプロセス(挿 入プロセス)の性質に起因して、ポスト92は、アライ ンメント手順の後ホール86の内側に定着される。

【0050】発明のとの実施形態については、ボンディ ングシート84は、空乏相(単複)94の融点よりも高 いボンディング温度を有する。かくして、アラインメン トされた基板に対しリフロープロセスを加えることがで きる。このリフロープロセスを使用することにより、空 乏相94は、金属間相94a (図12参照) 内に融解 し、底面基板上に金属接点を形成することになる。次 に、最終積層プロセスの前に歩留りを確認するため、テ ストプロセスを付加することができる。歩留りが充分で ない場合には、基板88の除去と共に、カップリングさ れた基板80および88を再生することができる。かく して、このプロセスは再生可能なプロセスである。

【0051】発明のもう1つの実施形態においては、ボ ンディングシート84は、変形可能なゲル様および/ま たは半流動体化温度が、被着された層またはパッド82 に金属ポスト92を金属間カップリング温度(例えば1 50°~250℃) より大きくまたはより高くなるよう 40 な形で、前述の熱キュア性ポリマー材料または樹脂また はその他のあらゆる材料のうちの1つまたは複数のもの から製造される。かくして、金属間カップリングがまず 起こり、その後、ボンディングシート84の材料の液体 化または半流動体化が続き、次に(必要ならば)、ボン ディングシート84の材料温度が適切なキュア温度(例 えば100~140℃) まで下降させられる。

【0052】本発明のさらなる実施形態においては、最 終積層プロセスの条件は、ボンディングシート84の積

になる。ボンディングシート84が熱可塑性ポリイミ ド、例えばDu Pont社によって製造されている熱可塑性 ポリイミドKJである場合、1380kPa (200p s i) で270°~350°Cの間のボンディング温度を 有する。この温度は空乏相94の融解温度(例えばSn 空乏相については約232℃)よりも高いものであると とから、ボンディングシート84のボンディング条件に 従ってジョイントを生成することが可能である。過渡的 液体合金ボンディングまたは空乏相94は、高い積層温 度に対し感応しないことから、ボンディングシート84 (例えばDuPont KJ) の高いボンディング温度は金属 相を劣化させない。との高温のため、金属間相94a は、完全にCu。SnsからCu,Snまで完全に変換さ れ得、これは、この金属/空乏組合せにとっての1つの 利点である。

[0053] 発明のさらなる実施形態においては、金属 間ジョイントを、空乏相94を融解させるもののボンデ ィングシート84は融解させないような低温で製造する ことができる。プロセス条件を制御することにより、バ ッド82のベース金属と空乏相94の小さな部分のみが 反応させられ、金属間相94aの薄い層を形成すること になる。空乏相94の大部分はなおも存続することにな る。この場合、基板(例えば基板88)を、歩留りにつ いてテストし、基板を再加熱することで再生することが 可能である。歩留りをテストした後、最終プロセス手順 としてボンディングシート84を積層するため、積層プ レスに基板80および88を送ることができる。この挿 入プロセスの定着性のため(すなわち、金属ポスト92 がホール86の内部に収まる)、相互接続のアラインメ 30 ントは、その他の非定着性プロセスほど積層シフトに対 し敏感でなくなる。以上の金属被着方法の寸法は、従来 のリソグラフィプロセスによって制御できない。かくし て、金属間ジョイントの寸法は小さくなり得、また金属 被着の品質は優れたものとなり得る。金属間相94 a は、基板の加工温度よりもはるかに高い融点を有する。 それは、従来の低融点はんだジョイントよりも優れ、か つ、より安定性のあるジョイントを提供することにな る。Cuポスト92をとり囲む金属間相94aは、Cu の拡散速度を防ぐかまたは減速させ、Cu移動によりひ き起とされる細かいビッチのジョイント間での橋かけ (bridge)を生じさせる確率を低くする。

【0054】ここで図13を参照すると、停電の場合に 制御された高湿/高温環境テストチャンバ内でサンブル 102の表面上のウェーハの凝縮を防ぐためのデバイス 100が示される。腐食またはイオン輸送により誘発さ れる短絡に関する電子部品の作業寿命信頼性を確立する 従来の普遍的な方法は、作業温度よりも高い温度および 湿度環境へ部品の代表試験標本を入れることにある。大 部分のケースにおいて、標本は、同時に電気的バイアス 層条件および空乏相94の融点によって左右されること 50 または定常状態のいずれかの動作に置かれる。物理的調 査および/または電気的測定により標本劣化を判定する ことができる。試験用の高い温度/湿度と作業寿命条件 の間の劣化加速因子を決定するようなアルゴリズムを確立することが可能である。こうして、100時間未満の 試験条件内で、実際の製品の作業条件下でさらに7年の うちに故障モードがどのようになっているかを予想する ことが可能となる。

[0055]1000時間におよぶ試験では、停電することもまれではない。制御された試験的停止の場合は、標本(例えば標本102)上に直接かまたはチャンバの 10天井から標本上への滴下によって、間接的に凝縮が起きるのを防ぐため、常に温度より前に湿度がオフするように試験が行われる。しかしながら、停電中、温度および湿度が無制御にオフにされると、通常標本102上に水の凝縮がひき起こされる。この凝縮は通常、加速因子についてのアルゴリズムがもはや精確ではなくなるような形で条件を変化させる。

【0056】図13のデバイスは、独立して使用されても、又より望ましいモードでは同時に使用されてもよい2重のアブローチを、上述の問題点を解決する目的で、含んでいる。

【0057】第1のアプローチは、チャンバ106内部の薄暗いコーナーに凝縮器104aを含む熱交換器104を有することからなる。この交換器104は、冷却水または気体供給源のいずれかに取付けられた閉ループからなる。ループの入口は、通常開となっているバルブ108を収納している。電力がオフされたとき、バルブ108は開き、好ましくは冷却したループ凝縮器104a上に湿気を凝縮させてチャンバ106を除湿する。次に、チャンバ106の薄暗い部域内で収集容器110の30中に水が収集される。

【0058】第2のアプローチでは、標本102の下に 設置され、無停止電源(UPS)による給電を受ける加熱プレート112が利用される。加熱プレート112は、通常閉となっているスイッチ116により、UPSに電気的に接続されている。設備の電力が断となったとき、加熱プレート112はUPSによる給電を受ける。 標本(単複)102をチャンバ106の残りの部分よりも数度高く保つためには50~100ワットしか必要としない。このため、標本102上の凝縮が阻止されるこ 40とになる。

[0059]図13のデバイスの利点は、それが、標本102上に凝縮が発生した場合に起こりうる、コストの高くつく結果を防ぐという点にある。これは、最高100時間の試験時間+セットアップ時間の無駄となる。さらに、考えられる高価でかつ/または希少なプロトタイプ標本をなくすということも考えられる。

[0060]とこで図14を参照すると、精確に正しい 応力をひき起こさない。「背の高い」チッ 寸法に注入成形される形状適合したヒートシンクを作る 触しているあらゆる余剰はんだは、台座1 ために軟質はんだを用いる低コストヒートシンクを生産 50 してそのまわりまで流出することになる。

するための概略的流れ図が例示されている。MCMの裏面冷却は、フリップチップコンポーネント上での平坦度を欠いているため、高くつく問題である。この平坦度の欠如は、最下位のチップとヒートシンクの間に大きく受入れ難い熱抵抗をひき起こす。以前に特許が付与されている解決法には、平坦度の欠如を克服するスラグとフタの複雑なアセンブリまたはブランジャ、バネ機構が含まれている。

【0061】ヒートシンク120は、銅ブロック122から作られ、片側にはフィン122a,もう一方の側には台座122bが備わっている。台座122bは、鏡像の形で特定のマルチチップモジュール(MCM)134上のチップ部位と正確に整合し、かくして、ヒートシンク120がMCM134上に設置された場合に、台座122bがXおよびY次元のチップの場所と整合するようになっている。台座122bはチップ130よりもわずかに小さいものとする(XおよびY方向/次元で250マイクロメートル)。

[0062] ヒートシンク台座122bには、選択的に 軟質はんだ126が貼付されるかまたはメッキされる。 はんだ126の厚みは好ましくは約250マイクロメー トルである。はんだづけされたエリアは、250マイク ロメートルのはんだづけされていない縁取りを伴って、 台座122bの上部表面122bのみでなくてはならな い。各台座122bの上部表面のみを選択的にメッキす るために用いられる方法は、ろう、レジストまたはテー プであり得る。代替的には(又好ましくは)、はんだ1 26は、その後のリフローを容易にするためはんだ/フ ラックスペーストとして送り出されることになる。はん だ合金は、約120℃の融点を有するべきである。この 融点(MP)は、それがMCM134上にありうるあら ゆる60/40はんだのMPよりもかなり低く、しかも チップがその最高接合温度に達した時にこのはんだが融 解するほどには低くないことから選択されたものであ る。正しい特性をもつはんだ合金の例としては、In/ Pb, Bi/Sn, Ga/Pbまたはこれらの金属のそ の他の組合せが内含される。

【0063】ヒートシンク120は、組立てられたMC M134と密に接触させられ、はんだ126の融点より40℃高い温度まで加熱される。ヒートシンク120 は、それが室温まで冷却する間、MCM134の表面上にとどまることができる。この時点で、はんだ126の 各層は、それが触れるチップ130のZ高さ(およびあらゆるピッチ角)に形状適合しており、そのため、ここでヒートシンク120は、MCM134に対して、完璧に整合することになる。しかしながら、はんだ126はチップ130のまわりを流れず、温度サイクルにおける広力をひき起こさない。「背の高い」チップ130と接触しているあらゆる余剰はんだは、台座122bまでそしてそのまわりまで流出することになる。

【0064】ひとたび冷却されたならば、ヒートシンク

120は、MCM134から除去される。各台座122

bには、優れた熱接触を確保するために、熱グリースが

塗布される。ヒートシンク120は次に、MCM134

上の所定の位置に戻って締付けられる。その他の技術に

比べたこの技術の利点は、それが低コストであり製造し

易いという点にある。これは、MCM134の裏側での 高さまたはピッチ角の変動に関して最高0.254cm

(10ミル)まで克服することができる。これは、はん

の後フォトレジスト152は、図16(2)に示されて いるように除去される。ポリイミド誘電体層144がコ ーティングされ、CMPを用いてバイア158を露出す るように平坦化される。該構造は図16(3)に示され ている。その後、図16(4)に示されているように、 V金属層140が構築される。たとえピンホール146

または粒子148といったような欠陥が存在する場合で も、短絡は全く発生しない。

よって0.508cm(20ミル)以上まで増大させる **とができる。** 【0065】 ここで、図15および16を参照すると、 マルチチップモジュールといったような電子パッケージ

ングを製造するとき、誘電体144(標準的にはポリイ ミド) により分離された電源層(V) 140と接地

(G)金属層142が存在している。高周波パッケージ ングアプリケーション用の電力分配のインピーダンスを 最小にするためには、VおよびGの金属層140および 142の間の誘電体144の厚みを減少させることが必 20 要である。しかしながら、これは、薄いポリイミド層1 44内の粒子148およびピンホール146における短 絡のため、製造上および歩留り上の問題を結果としても たらす。この問題は、G金属層142の上面にアルミナ 層150をスパッタリングし、次にバイアメッキに先立 ち部分的にエッチングすることにより解決することがで きる。アルミナ150は、ポリイミド誘電体層144内 のいずれかのピンホール146または粒子148による 短絡を防止する。

【0066】高周波パッケージングアプリケーションに 30 おける電力分配のインピーダンスを低下させるために は、薄い誘電体(標準的にはポリイミド、PI)層14 4が必要である。これらの構造の歩留りは、接地および 電圧層142および140の間の薄いPI層144の中 のピンホール146または粒子148における短絡によ って、制限される。指示されたように、G金属層142 の上面にアルミナ層150をスパッタリングし、次にバ イアメッキに先立ち部分的にエッチングすることにより 解決することができる。アルミナ150は、ポリイミド 誘電体層144内のいずれかのピンホール146または 40 粒子148における短絡を防止する。

【0067】図16(1)に最も良く示されているよう に、アルミナ層150は、G金属層142の上面に(C VD、スパッタリングまたはゾルーゲルプロセスを用い て) 配置される。その後、フォトレジスト152は、バ ターン化され、アルミナ150は、EDTAまたはその 他の湿式エッチング剤を用いてエッチングされる。構造 は、図16(1)に、フォトレジスト152がなおも所 定の場所にある状態で示されている。バイア158の相 互接続のために、開口部156にメッキが施される。そ 50 (7)を参照すると、プロセス流れ図が示される。新し

[0068] ことで図17(5)~(9)を参照する だの厚みおよび台座の幾何形状を正しく適用することに 10 と、代替的なプロセスが提案されている。フォトレジス ト152は、図17(5)に示されているように、相互 接続バイア158のためにパターン化される。その後、 バイア158がメッキにより形成された後、フォトレジ スト152は除去(図17(6)に示されているよう に)。アルミナ150、またはその他のタイプの誘電体 材料は、図17(7)に示されているように被着させら れる。被着プロセスには、CVD、PVDまたはゾルー ゲルプロセスが内含される。P I 誘電体層 1 4 4 をアル ミナ150上にコーティングし、次に図17(8)に示 されているように、バイア158を露出するべく平坦化 することができる。平坦化およびバイア露出のために は、CMPが必要となることがある。その後、図17 (9) に示されるように、電圧金属層140が構築され る。P I 誘電体層 1 4 4内にピンホール 1 4 6 および粒 子148が存在した場合でも、GおよびV金属層142 および140の間にはいかなる短絡も発生しない。

【0069】ここで高密度スーパーインターポーザを製 造するために図18および19を詳しく参照すると、剛 性基板162の上面にポリイミドの誘電体層160がコ ーティングされる。基板162はその後の膜/基板分離 のために前処理することができる。ポリイミド誘電体層 160の厚みは3~20 u mの範囲内にある。薄い金属 シード164 (例えばCr/Cu) が次に、ポリイミド 誘電体層160の上面に被着させられる。図18(1) に示されているように、金属シード層164の上面に は、多層回路168が構築される。シード層164は、 ビルドアッププロセス中にエッチングを受けず、後の裏 面ポリイミドエッチングのためのストッパ層として使用 されるという点に留意すべきである。

【0070】 このとき、膜回路(SIP)は、図18 (2) に示されているように、基板162から離脱させ られる。図18(3)に示されるように、裏側ポリイミ ド誘電層 160は、酸素プラズマを用いてエッチングさ れる。金属シード層164は、プラズマエッチングのた めのストッパ層として使用され、そのため、図18 (4) に示されているような最終的膜構造がシード層 1 64の湿式エッチングの後に生成される。

【0071】とこで、改善されたインタポーザ(SI P) 構造およびその製造方法について図19(5)~ い構造では、そうでなければ金属バッドのみからなる底面金属層の中に信号ライン(およびその他の機能的フィーチャ)を付加することができる。従って、同数の層について、より機能的な回路を製造することができ、また、より高い密度を達成することができる。同様にして相互接続のためにいかなるはんだマスクも必要でない。さらに、改良型アプローチは、膜/基板分離の後、より単純なプロセスを有する。

【0072】ポリイミド誘電体層160は、剛性基板162の上面にコーティングされている。基板162は、後の膜/基板分離のために前処理してもよい。ポリイミド誘電体層160の厚みは3~20μmの範囲内にある。薄い金属シード層164(例えばCr/Cu)はこのとき、ポリイミド誘電体層160の上面に被着させられる。次にシード層164の上面に第1の金属パターン層が被着される。とのアプローチでは、シード層164は、第1の金属構造を完成させた直後にエッチングされる。その後、より多くの回路層を、図19(5)に示すように構築することができる。

[0073]次に、図19(6)に示すように基板から 20 膜回路168が分離される。その後、誘電体層160a および開放した相互接続バッド168aおよび168b を生成するためボリイミド誘電体層160を切断するの にレーザーが使用される。このアプローチは、異なる最 終構造を備えたより単純な後剥離プロセスを有する。

【0074】膜/基板分離のために3つのアプローチを使用することができる。第1のアプローチはエッチング(基板)であり、例えば、金属(例えばアルミニウム)を膜/基板分離のためにエッチング除去することができる。第2のアプローチは、剥離であり、例えばビルドア 30ップ前後に基板を処理することにより、膜を基板から剥離することができる。基板の前処理には、基板に対する低い接着力をもつ薄い金またはその他の金属膜の被着が含まれる。回路製造後、膜を剥離することが可能である。製造後の処理には、任意のガラス/PI誘電性界面間の接着力を低減させるための圧力クッキングが含まれる。第3のアプローチは、リフトオフであり、例えば基板上に薄い金属層を被着させ、次にこの薄い金属をエッチングし、その後膜を持ち上げる。

【0075】底面金属層の中に信号ライン(およびその 40 他の機能的フィーチャ)を付加することができ、そうでなければ金属パッドのみからなる。従って、同数の層について、より機能的な回路を製造することができ、また、同じ機能について、必要な金属層の数は少なくなる。従って新しい構造は、潜在的により高い密度を有する。第1(底面)ボリイミド層は、接続のためにはんだづけが用いられる場合、はんだマスクとしても役立つことができる。さまざまな種類の基板を使用することができる。

【0076】ここで図20を参照すると、薄い $25\sim5$ 50 の焼け効果180aを低減させるため、紙または布18

24

0μmの可とう性基板182のレーザーアブレーション中に起こる底面の焼け180を制限するための本発明の1実施形態が示される。これは又、チャック内の真空穴に起因する山と谷の量を制限すべく、可とう性基板上に均等な真空平坦度を与えるためにも使用される。この技術は同様に、底面上またはレーザー穿孔された穴の中へ再被着することのないような形で、レーザー穿孔からの残留物の一部を吸収する一助ともなる。

【0077】可とう性基板182を穿孔する場合、基板10 182を下に保つために真空が使用される。これは、真空183からの可とう性膜184(好ましくはポリマー膜)内の頂上および谷およびチャック内の真空穴に起因するひずみをひき起こす可能性がある。金属真空チャックは同様に、レーザー穿孔からのエネルギーを吸収しそれを基板182の底面に伝達し戻すこともできる。こうして、レーザー穿孔された穴の底面のまわりに焼けがひき起こされる。穿孔に由来する材料は、発生するはねおよび融解による穴の中およびその回りに再被着することもできる。可とう性膜184下で紙または綿布186を20 使用することにより、膜184は、より均等に下に保持され、エネルギーは、可とう性膜184よりもむしろ出口材料へと伝達される。

[0078]レーザーアブレーションの間、可とう性材料 184の下に、紙または綿布 186 のいずれを置くこともできる。真空は、紙または布 186 を通して達成されるが、これらの材料により制限される。紙または布は同様に、レーザービームのエネルギーを屈折することなく吸収し、出口穴は、いかなる焼けもなく清潔である(図 20 (c) および(d) 参照)。さまざまなパルスレートで $3\sim12$ KHzで、Yag ($4\sim10$) パーネット)レーザーが使用される。ホールの寸法範囲は $25\sim50$ μ mである。Yag レーザーは同じく、心残し削りまたはらせん穿孔プロセスで類似の周波数を用いて 100 μ m~200 μ mのより大きいホールについても使用される。これらの出口材料は、各々個々の標本毎に変更されるべきである。

【0079】アルミニウムまたはステンレス鋼の剛性チャック上で材料を穿孔するのが一般的な手順である。これらのチャックの真空穴の寸法は、直径1ミリメートルという小さいものでありうる。これらの変動する穴直径は、薄い可とう性ボリマー膜材料184の中でへこみきず184aをひき起こす(図20(a)参照)。可とう性基板182を穿孔するとき、仕上った穿孔ホールの直径を制御するために焦点距離が重要である。10.15 および25μmという焦点距離は、ドリル直径と同様穿孔されたホールの形状をも変えることができる。可とう性基板182が平面でない場合には、基板182全体を通して穿孔されたホールのアレイが変動し得る。いかなるひずみもなく均等に真空をひき抜きレーザー穿孔からの性は効果1800を延ばさせるため、紙をはなります。

(14)

6材料が使用される(図20(c), (d)参照)。 と の技術は同様にレーザー穿孔からの残留物の一部を吸収 する一助ともなり、かくしてそれがレーザー穿孔された ホールの底面上または中に再被着することがないように なっている。

25

【0080】とこで図21を参照すると、電子パッケー ジング内の電力分配のインピーダンスを低下させるため に、薄い誘電体層を使用できるようにする構造およびプ ロセスが提案されている。この構造は、ピンホール19 2 a (および粒子) の結果として薄い誘電体層192内 10 べく、PI誘電性膜192全体にわたり被着させられる で不可避的である短絡193を無くすることによってと れらを行う。電力分配のインピーダンスを低下させると の能力は、高周波パッケージングアプリケーションにお いて重要である。

【0081】髙周波パッケージングアプリケーション内 の電力分配のインビーダンスを低下させるためには、薄 い誘電体(標準的にはPI)層192が必要である。と れらの構造の歩留りは、薄いPI層192内のピンホー ル192aにおける短絡によって制限される。本発明の 実施形態は、薄いPI層192の下側のメタライゼーシ 20 ョン層のために陽極酸化可能な金属196を使用すると とによってこの問題を解決する。PI層192は、誘電 体層192内のあらゆるピンホール192aにおいて溶 解にさらされるA1を陽極酸化するため、陽極酸化セル 内で適切な電解質に露出される。このとき上面メタライ ゼーションは、V-G構造を完成させるべくPI層19 2の上に被着される。陽極酸化物金属196は、PI内 のあらゆるピンホールにおける短絡を防ぐ。

準的にはポリイミド)層192により分離された電源 (V) および接地(G) 金属層194および190が存 在する。高周波パッケージングアブリケーションのため の電力分配のインピーダンスを最小にするためには、V およびG金属層194および190(図21(1)参 照)の間の誘電体層(192)の厚みを低減させること が必要である。しかしながら、この結果、薄いボリイミ ド/PI膜192内のピンホール192a (および粒 子) における短絡193のために、製造および歩留り上 の問題がもたらされる(図21(2)参照)。

【0082】マルチチップモジュールといったような電

【0083】本発明の実施形態は、短絡193をなくす べく、ポリイミド誘電体層192内のピンホールにおけ る底面材料190の陽極酸化を使用することによって、 薄い誘電性膜192についてのこの歩留りの問題をなく することを提案している。これを行うため、誘電体材料 を形成すべく陽極酸化可能な金属が、接地金属190の ための底面メタライゼーション層として使用される。と の底面金属のための好ましい材料は、AIであるが、と れは、Alが陽極酸化可能な高い導電性をもつ金属であ るからである。

【0084】次に、薄い誘電体層192は、底面接地金 属190全体にわたり被着される。それが薄いものであ るため、図21(3)に示されるようなピンホール19 2 aができる可能性がある。このP I 誘電性膜192は とのとき、その中のあらゆるピンホール192aにおい て溶液にさらされたA1を陽極酸化させ(図21(4) 参照)陽極酸化物金属196を生成するように、陽極酸 化セル内で適切な電解質に露出される。次に、上面電源 メタライゼーション194が、V-G構造を完成させる (図21(5)参照)。陽極酸化物196は、あらゆる P I ピンホール 192aにおいて短絡 193を防止す

【0085】付加的な陽極酸化可能な金属としては、T a, Hf, Ti および Zr が含まれ、下部メタライゼー ション層190のために使用可能である。しかしなが ら、それらの抵抗率は高いものであることから、受入れ 難いほど高い抵抗が結果としてもたらされる可能性があ る。潜在的には、これらの陽極酸化可能な金属のいずれ かを、Cuといったようなもう1つの高導電率材料全体 にわたり (標準的にはスパッタリングにより)被着させ ることが可能である。これには、特定の利用分野のため に必要な導電率を提供するために必要とされるどんな厚 みまでもCuを廉価でメッキすることができるという利 点がある。このとき、Cu上の薄い陽極酸化可能な材料 は、上述のように短絡193を防止すべく陽極酸化され 得る。しかしながら、底面金属層190に対するこの2 重金属構造には同様に、陽極酸化プロセス中に陽極酸化 可能でないCuを露出させる、陽極酸化可能材料を貫通 子パッケージングを製造するにあたっては、誘電体(標 30 するピンホール192aについての問題が存在する可能 性もある。これは、陽極酸化プロセスを不充分なものに する。従って、好ましい構造は、底面金属層190内で 1つの陽極酸化可能な金属(好ましくはA 1)のみを使 用することにあると思われる。

> 【0086】図21(1)~(5)の構造は、ポリイミ ド誘電体材料を変えることなく、高周波パッケージング アプリケーションにおける電力分配のインビーダンスを 低下させることを可能にする。これは、界面接着性、熱 安定性などに伴う潜在的な問題が回避される、という点 40 において1つの利点である。

【0087】 ここで図22~31を参照すると、(1) ハイエンドコンピュータのCPU(中央処理装置)の構 造; (2) ドーターボードとマザーボードに対しMC M (マルチチップモジュール) を接続するための独創的 な方法; (3)新規のMCM構造; および(4)MC Mを製造するためのプロセスが示されている。

【0088】 コンピュータがマイクロプロセッサチップ で構成されているということは周知である。高速コンピ ュータ (スーパーコンピュータおよびグローバルサーバ 50 ー)については、通常CPU内に数多くの論理チップが

存在する。チップは、互いにおよび電源および接地電圧 に接続される必要がある。通常、コンピュータの性能を 改善するためにはデカップリングコンデンサが必要とさ れる。デカップリングコンデンサの場所は、できるかぎ り論理チップに近いものであるべきである。チップの集 積化レベルが高くなるにつれて、チップが上に取付けら れるモジュール (単一チップおよびマルチチップ) に対 する要求も又大きくなる。

【0089】 ことでより具体的に図22~28を参照す ると、ハイエンドコンピュータシステム内には、論理お 10 よびメモリという2つの主要なグループが存在する。メ モリは通常1つの部品上に積重ねられ、一方論理チップ はMCM上に取付けられる。図22~23においては、 マザーボード200; メモリーボード202;論理チ ップ用のMCM204;およびMCMのためのドーター ボード206が見られる。基本的に、メモリユニット (例えばメモリーボード202) および論理ユニット (例えばMCM204)は、マザーボード200上に取 付けられている。メモリユニットを取付ける方法は、標 準的なものである。論理チップについては、マザーボー 20 F200に対するMCM接続を配列するため、以下の4 つのケースを利用することができる。すなわち、図22 のケースⅠ、図23のケースⅠⅠ、図24のケースⅠⅠ I、図25のケースIVである。MCMは、垂直方向ま たは水平方向に設置できる。MCMは、直接またはドー ターボード206を通してマザーボード200に接続で きる。

【0090】図22のケースIにおいては、MCM20 4は、直接マザーボード200に接続され、信号接続は TF3DCを通してのものである(本書に参考として取 30 り入れている米国特許第5,419,038号に記述され ているような、薄膜3次元コネクタ210、図26参 照)。電源/接地接続は、MCM204基板自体を通し て直接行われる(図27~28参照)。

【0091】図23のケースIIにおいては、MCM2 04は、2つのドーターボード206-206に接続さ れている。信号接続はTF3DC210を通してのもの である(図26(b)参照)。電源/接地接続は直接M CM204基板自体を通して行われ(図27~28参 照)。ドーターボード206-206は、ケースIと同 40 ブ216または冷却フィンの取付けを通して達成可能で じ配列を用いてマザーボード200に接続される。ドー ターボード206-206は、MCM204内で信号接 続を配列することができる。ドーターボード206を用 いると、マザーボード200の構造はより単純かつコス トが安いものになりうる。

【0092】図24のケース IIIでは、1つの水平な ドーターボード206だけが利用される。エリアアレイ 接続207 (例えば、はんだジョイント)を通してマザ ーボード200にドーターボード206を接続すること ができる。接続技術がより単純であることから、ケース 50 号層をもつ)と1つの薄膜モジュール204(1つの信

ⅠⅠの配列よりもエリアアレイ接続207の方が好まし い。MCM204内での信号接続は、MCM204の片 側を通ってしか進めない。ドーターボード206内の信 号トレース密度は、ケース【【の構造よりも高い。

【0093】ケース「「とケース」「「の組合せである 図25のケースIVにおいては、3つのドーターボード 206-206-206が利用される。各ドーターボー ド206の構造はより単純なものとなる。同様に、MC M204内の信号相互接続の数は、必要ならばより多い ものであっても良い。

【0094】ことで図26を参照すると、前述のよう に、MCM204とドーターボード206(またはマザ ーボード200)の間には接続が見られる。信号接続 は、TF3DC210を通して行われる。電源/接地接 続は、図27~28に示されるように、直接MCM20 4基板を通して行われる。

[0095]図27は、2つのMCM204a-204 bを表わす。各MCM部品204aおよび204b上に デカップリングコンデンサ212と2つの論理チップ2 10とが存在する。標準的なケースでは、各々のMCM 204上にさらに多くのチップおよびその他の受動部品 が存在し得る。

【0096】MCM204の基板は、互いに電気的に絶 縁されるMCM部品204aおよび204bに分離され る。基板は、電源および接地接続として使用される。基 板(または中央部品の除去後のフレーム)を、電源およ び接地接続用ボードの中に挿入することができる。基板 の中心は、薄膜相互接続層の形成後に除去される(これ は、機械的フライス削りとそれに続くA1エッチングに よって行うことができる)。従って、チップとコンデン サは、薄膜層の両側に取付けることができる。デカップ リングコンデンサ212は、それぞれのコンデンサ21 2とチップ210間の距離が最小となるようにするた め、チップ210の「下」に直接設置できる。薄膜モジ ュール上には、MCM204からドーターボード206 への信号接続用の各TF3DC210専用のエリアが存 在する。信号接続は、制御されたインピーダンスのマイ クロストリップまたはストリップラインである。チップ 210の冷却は、チップ210の裏面上へのヒートパイ ある。チップ210は、通常のC4フリップチップアセ ンブリ技術を用いて薄膜基板に接続される。

【0097】ここで図28を参照すると、チップ210 と薄膜モジュール204の間に2つのSIP (スーパー インボーザ)220がある。このSIP220は、ファ ン・アウトのための密な信号トレースを提供することが できる。薄膜モジュール204上に3つの信号層が必要 とされる場合、モジュール204の歩留りは低いもので あり得る。かくして2つのSIP220(各々1つの信

(16)

号層をもつ)が必要とされ得る。各SIP220のため の構造および製造プロセスは、薄膜モジュール204の ものと類似したものとすることができる。SIP220 の「フレーム」は、アセンブリプロセスの後に除去でき

[0098] 各SIP220上には複数のチップ210 が存在し得る。SIP220は、まず最初に(C4技術 で) 薄膜モジュール204に接続されることになり、次 にチップ210をSIP220に(C4技術で)接続で きる。代替的には、テストのためまず最初にチップ21 10 0をSIP220に接続し、次にSIP220とチップ 210を薄膜モジュール204に接続することができ る。C4は、アセンブリ温度階層の必要条件を満たすべ く、異なる Pb/Sn組成を有することができる。 【0099】図29~32は、薄膜MCM204を構築 するためのプロセスを示している。各金属層のために、 アディテブまたはサブトラクティブプロセスを使用する ことができる。ここで図29~30をより具体的に参照 すると、アルミニウム金属242(すなわち電源区 分)、接地A1金属244(すなわち接地区分)および 20 酸化物区分246(すなわちカップリング区分)を含む 基板240が示される。PI誘電体層250が被着さ れ、エッチングされ、バイア252(すなわち、電源導 電性バイア252)で満たされる。パターン形成された 導電性層254が被着され、その後PI誘電体層25 9. パターン形成されたP I 誘電層260 および導電性 バイア256の被着が行われる。パターン形成された信 号層262が形成され、その後続いて、PI誘電体層2 63が選択的に被着される。その後、PI誘電体層26 および電源層268が被着される。基板240の一部分 は、図30(9)に示されるように全て互いに間隔をお いたA1金属244,酸化物区分246,およびアルミ ニウム金属242を生成するように、選択的に除去する ことができる。

【0100】図31は、MCM204基板を作るための 要領を例示している。出発基板280は、陽極酸化され たエリア282を有するA1 基板であってもよいし、 あるいは陽極酸化されたエリアを全く有しないA1 基 板280内には開□部284が形成される。製造後、陽 極酸化を実施することができ、そうでなければ、フレー ム280aを切断して電源および接地部品を分離するこ ともできる。

【0101】かくして、図22~31における発明の実 施形態を実施することにより、CPUのサイズをより小 さくすることができる。TF3DC210は、MCM2 04を(マザーボードおよびドーターボードの両方の) ボードに、90度の湾曲をもたせて接続する。MCM2 04のボードへの電源/接地接続は、基板自体を通して 50 る。被着方法は、真空プロセス例えば蒸発、スパッタリ

行う。こうして、MCM204とマザーボード200の 間に90度の配置が可能となる。以上の2つの配置は、 3 D 構造を可能にする。小さなサイズは、より低い信号 伝送遅延およびより低い電源電圧降下をもたらすことが できる。信号伝達は、制御されたインピーダンスでスト リップラインを通して行われる。ドーターボード206 の配列は、MCM204間で充分な信号接続を提供する ことができる。電源/接地経路は、基板のサイズおよび 厚みに起因して低い抵抗を有する。チップ210とデカ ップリングコンデンサ212との間の距離は、最小であ る。ドーターボード206またはSIP220の使用 は、マザーボード200および薄膜モジュールの構造を 単純化する。歩留りは、より高くなり、コストはより低 くなる。基板除去のフィーチャは、薄膜モジュール上へ のデバイス取付け容量を倍増させる。

【0102】ここで図32~35を参照すると、従来の 異方性導電性膜(ACF)プロセスの結果としてもたら される高接触抵抗を減少させることのできる接続プロセ スが例示されている。図32~35に例示されたプロセ スによって生成されるジョイントは、従来のACF物理 接触ジョイントよりも高い機械的強度を有し、これがジ ョイントの信頼性を改善する。

【0103】図32~33は、ACFジョイントのため の従来のプロセスを例示している。最初に、ACFは、 2つの基板300と302の間に設けられる。ACF は、標準的には、まずは低温で底面基板302上にタッ クされ、次に上面基板300上に設けられる。ACFの 性質により、ACFをそれぞれの基板にアラインメント するために、特殊なアラインメント手順は全く必要とし 4が被着され、パターン形成された導電性信号層266 30 ない。必要とされる唯一のアラインメント手順は、図3 2に示すように上面および底面基板300および302 をアラインメントすることである。図32にさらに示さ れるのは、接着剤304(例えばエポキシ)、導電性粒 子306、導電性プレート308および導電性ポスト3 10である。その後、プレス機内にサンドイッチ構造ア センブリが入れられ、積層される。積層条件は、ACF の仕様、具体的にはエポキシの物性により決定される。 積層圧力、温度および持続時間は、この製品の歩留り、 電気的読取り(抵抗)および信頼性(基板に対するAC 板であってもよい。フレーム280aを生成すべく、基 40 Fの接着性)に影響を及ばすことになる重要な因子であ る。最終的なジョイントは、図33に例示されている が、この図は、電気経路がいかにして作り上げられる か、すなわち積層プロセス中のそれぞれの基板のボスト 310に対する導電性粒子306の物理的接触による方 法を示している。

> 【0104】図34~35に表す発明の実施形態におい ては、金属の薄い層(空乏相: depletion phase) 31 4が、ジョイントが製造されることになるプレート30 8およびまたはポスト310の上にまず被着させられ

ング、CVDなどまたは湿式化学プロセス例えば電気メ ッキであってよい。空乏相314のための材料は好まし くは、相314が、基板300および302上のパッド /ポスト308/310およびACF内の導電性粒子3 06の両方に対する冶金学的反応を受け、かつ、好まし くは相314がACFの積層温度よりも低い融点をもつ という条件に基づいて選択される。例えば、標準的なケ ースでは、30秒間170℃で3450kPa(500 psi)というACF積層条件で、それぞれに金属間化 合物 (intermetallic compound) を形成するように基板 10 上のCuポスト310とACF内のNi粒子の両方を、 インジウムと反応させることができる。この材料系にお いては、170°C (ACFの積層温度) でインジウムが 融解し (融点156℃) Cu/InおよびNi/Inの 界面でその金属間化合物を形成するので、低い抵抗のジ ョイントを形成すべく、インジウムを使用することがで

【0105】とこで図34を参照すると、空乏相314 は、ジョイントが作られることになる場所で、ポスト3 10および/またはプレート308上に被着される。次 20 に、積層プロセスは、圧力および熱の下で行われる。積 層プロセス中、空乏相314は融解し、図35に示すよ うに、これらの金属(すなわちポスト310,プレート 308および粒子306)が接触する場所を、金属間化 合物へと変態させる。

[0106]従来のACFジョイントにおいては、接着 剤304の内部の導電性粒子306と基板300および 302上の伝導パッド/ポスト308/310の物理的 接触から伝導経路が提供される。その接触抵抗に起因し て、このタイプのジョイントの抵抗は高く、近年の高速 30 電子デバイスの必要条件を満たすことができない。接触 抵抗を低減させる1つの方法は、その接触抵抗を低減さ せるため表面の特性を改善すべく例えばNi/Auとい った薄い金属層をコーティングすることである。図34 ~35においては、粒子306とパッド/ポスト308 /310の間に冶金学的ボンディングが形成される。そ の界面には、物理的な接触のみならず冶金学的反応も存 在する。このタイプの冶金学的ボンディングは、物理的 接触ジョイントよりもはるかに低い抵抗を提供すること

【0107】低融点材料の大部分は、ACFで使用され る導電性材料に比べ軟質であることから、積層条件下 で、硬質粒子は融解の前に軟質膜内に浸透する傾向をも つ。この浸透メカニズムは、従来のプロセス(硬質金属 と硬質金属との接触) に比べて回路板上のパッドおよび 導電性粒子の接触面積を拡大する。これは、従来のプロ セスに比べより高いTo歩留りを得る確率が高い。

【0108】図34~35に示す本発明の実施形態の特 性すなわち冶金学的ボンディングに起因して、接触ジョ イントよりも強い機械的ジョイントが形成されることに 50 してモノマーが交互に切り換えられる。例えば、図38

なる。巨視的観点からすると、従来のタイプのACF は、ボリマー接着剤(主としてエポキシ)層により保持 される構造をもつ。金属部品は単独で、電気伝導経路の 機能を提供する。図34~35の構造においては、構造 は接着剤層304および冶金学的ジョイントの両方によ って保持され、その結果信頼性は改善される。

【0109】 ここで、図36~41を参照すると、形状 適合被覆能力、高い厚み制御精度/厚み、均質特性、低 い誘電率、強い接着性、低い吸水性、低いCu拡散、適 切なCTE、および回路基板、LSIおよびその他の電 子または光学素子のための高品質の誘電性、といったよ うな物性を有する絶縁体のための製造方法が例示されて

【0110】コンピュータ/通信システムのクロック速 度が、さまざまな電子/光学素子内で増大するにつれ て、微細パターンおよび低誘電率の絶縁体に対する要求 は強くなる。回路基板においては、ポリマー誘電体膜は 標準的にスピンコーティング法によって形成されてき た。しかしながら、微細パターン化のためには、この方 法はいくつかの欠点をもつ。例えば、高い精度で形状適 合した被覆または均等な厚みを得ることは困難である。 蒸着重合(VDP)技術は、ULVACにより回路基板 内のポリマー絶縁膜に適用されてきた。形状適合した被 覆のためには、この方法は著しく有効であるが、強い接 着力と共に精密な厚み制御、低誘電率を実現するには充 分なものではない。その上、これは、吸水性およびCu 拡散の減少に対して、または適切なCTEを調整する上 で、著しい効果を全く発揮しない。LSIにおいては、 同じ状況がスピンコーティングおよびVDPについてな おも存在している。CVDによる無機絶縁体について は、誘電率の減少は制限される。

【0111】図36~41に例示される本発明の実施形 態は、ポリマー膜構造およびさまざまなコンポーネント 中のポリマー絶縁膜の分子レベル制御を可能にする化学 蒸着(CVD)ならびに分子層被着(MLD)を適用す ることによって、上述の問題に対する解決法を提供す る。選択的被着および選択的分子アラインメント技術も 同様に用いられる。

【0112】図36は、ULVACによるVDPの標準 的な例を示す。この方法は、CVDの一種とみなすこと ができる。従って、本発明のとれらの実施形態について は、「VDP」の代わりに「CVD」を用いることにな る。図36に示されたCVDにおいては、モノマー34 2および344が使用される。 これらのモノマーは、真 空チャンバ340内に導入される。基板346の表面上 では、2つのモノマー342および344が互いに反応 して基板346上にポリマー膜348を生成する。

【0113】図37~38は、改善されたMLDプロセ スを例示する。このMLDプロセスにおいては、気体と

(2) に示されているように、分子344がチャンバ3 40内に導入されて単分子層を吸着させ、かつ/または 基板表面上で反応させる。図38(3)では、未反応の 分子344を除去した後、分子342が導入され、結果 として分子344上に分子342の単分子層が得られ る。図38(4)および(5)では、分子344および 342の単分子層の逐次的成長が続く。図37は、それ ぞれ気体交換タイプおよび基板回転タイプのMLD機器 を例示している。

33

【0114】図39では、蒸気相被着(MLDおよびC 10 VD) 対スピンコーティングの比較が示されている。被 着速度を除き、蒸気相被着は、スピンコーティングより も優れている。さらに蒸気相技術は、選択的被着および 選択的分子アラインメントという独特の特性をもつ。膜 品質(すなわち、化学量論達成(stoichometry achieve ment) またはダングリングボンドの削減) に関しては、 MLDが最良のプロセスである。MLDおよびCVDの 特徴を用いて、回路基板、LSIおよびその他の電子ま たは光学的素子のために、高品質の誘電性膜ができる。 【0115】 ここで図40(a)を参照すると、形状適 20 合した被覆特性を用いて、ボイドなしに、Cu347パ ターン上に絶縁膜360が被着される。CMPにより平 坦にされる。次にCVD、MLDまたはスピンコーティ ングによって膜360上に絶縁膜364が形成される。 精確な厚み制御のためには、MLDまたはCVDが好ま しい。特にLSIにおける極限の厚みおよび膜の品質制 御のためには、MLDが好ましい。図40(b)におい ては、Cu347パターン上に、疎水性処理といった従 来のフォトリソグラフィ技術により、表面変調370が 選択的に適用される。その他の表面を、親水性処理とい 30 ったものによる変調に適用することもできる。ポリマー 膜371 (例えばポリイミド) がCVDまたはMLDに よって被着される。疎水性処理を伴うエリア内では、膜 は成長しない。この選択的被着によりCMPなしに平坦 化が可能となり、プロセスは単純化される。

【0116】図40(c)では、金属378および絶縁 体380を含む層376上に、MLDによりボリマー膜 382が被着され、その後、膜384がCVDにより被 着され、最後にMLDにより膜386が被着される。M LDの初期段階では、界面における強い接着力のため高 40 重合の分子の少なくとも1つの分子層が使用される。C V D による中央段階では、誘電率低減のために、低重合 の分子が用いられる。さまざまな組成物を用いたCVD によりある程度同じ膜構造を提供できるが、組成制御性 は、上述のケースよりも低い。中間段階については、膜 形成スピンコートも使用できる。初期段階および最終段 階については、高い重合度の分子を使用することが可能 である。必要ならば、単なる一例としてシランカップリ ング処理、傾斜被着された薄膜処理、研摩またはアルキ ルアミンコーティングといったものによる分子付着また 50 トは、その温度安定性のため、適用できない。高リフロ

は分子方向づけの促進用の表面処理を適用することもで きる。図41は、分子の例および基板346上の被着順 序の例を示している。

【0117】図40(d)は、分子アラインメント被着 の利用分野についての例を示す。表面変調390を含む 表面処理により、ポリマー鎖392を特定の方向に方向 づけすることができる。例えば、ポリアゾメチンの利用 分野の場合、ポリマー鎖392に沿った誘電率は、その 他の2つの方向の場合よりも高い。従って、鎖を電極空 隙方向に対して垂直にアラインメントすることにより、 配線ラインに対する有効誘電率を低減させることができ る。前述のように、傾斜被着されたSiOz薄膜または 研摩されたポリイミド膜が、表面処理の例である。

【0118】図40(e)においては、選択的アライン メント被着のその他の利用分野が示されている。吸水性 およびCu拡散係数は、ボリマー鎖の方向に応じて異方 性という特徴をもつ。従って、ポリマー鎖の方向を制御 することによって、これらの特性を最適化することがで きる。CTEおよび誘電率調整も又同じ技術によって行 うととができる。

[0119] 膜組成の漸進的変更を実現するためには、 MLDでは、以下の方法が有効であることが分かった: すなわち、(a)気体切換えMLD(図37(a)参 照)については、2つ以上の種類の分子気体に対して、 シャッター開放(またはバルブ開放)期間をオーバラッ プさせることによるかまたは残存気体の残留時間を増大 させることによる;および(b)基板回転タイプのML D(図37(b)) については、2つ以上の種類の気体 の回転速度または混合を増大させることによる。これら の方法は同様に、被着速度を増大させる上でも有効であ る。表面は、プラズマ、スパッタリングまたは化学処理 などにより清浄できる。清浄な表面は、Cu分子ボンデ ィング形成といったような表面反応を促進するための一 助となり、接着強度を改善する。

【0120】ととで図42~44を参照すると、はんだ レジストを適用できないかまたは製造プロセスにそれを 組込むことが困難である場合に、はんだバンブをリフロ ーさせるための経済的なプロセスが例示されている。標 準的条件下では、はんだをリフローさせる必要がある場 合、融解したはんだの流れを閉じ込めるために、バンプ なし回路をカバーするはんだレジスト膜がなくてはなら ない。この実践は、はんだづけプロセスにとって必須で あるとみなされてきた。標準的なはんだレジスト材料 は、低リフロー温度はんだの場合に利用できるエポキシ ベースのポリマーである。低リフロー温度は、250℃ よりも低いリフロー温度を表わす。はんだ材料が高い融 解温度を有する一部のケースでは、リフロー温度は、例 えば97Pb/3Snのはんだのように、350℃とい う高いものになり得る。エボキシベースのはんだレジス

ー温度については、代替的なはんだレジスト材料が必要 である。実用上は、ボリイミド膜がこの目的で役立ち得 る。しかしながら、異なるタイプのはんだレジスト材料 は、追加の処理用機器セットと条件づけのための付加的 作業努力を要する。また、例えば電気メッキされたはん だバンプといったある種の状況下では、シード層エッチ ングの前にはんだレジスト材料を適用することはでき ず、これが電気メッキプロセスの応用に制限を加えてお り、そうでなければ、はんだレジスト上にシード層を適 用するため追加の段階が必要となる。これらの欠点全て 10 により、いかなるはんだレジストも使用せずにはんだが リフローすることが必要となる。このようにして、はん だづけのプロセス段階を著しく削減することができる。 【0121】図42に例示されているプロセスには、マ スキング (図42(1)参照)、電気メッキ (図42 (2)参照)、マスク剥離(図42(3)参照)、シー ド層エッチング(図42(4)参照)、溶融(図42 (5)参照)、リフロー(図42(6)参照)そしてフ ラックス清浄(図42(7)参照)が含まれる。図42 には、以下の要素が見られる:基板400,導体40 2, マスク404, はんだ406, シード層408, フ ラックス410, リフローされたはんだ406a, およ びフラックス残留物412。

【0122】標準的には、電気メッキされたはんだバン プ406は、図43(a)に示されているような形状に 成形される。電気メッキされたバンプ内のきわめて重要 な寸法は、以下のように記述される。最初のものは、バ ンプの寸法Dであり、これは、それが丸形のバンプであ る場合直径である。寸法Dは、形状が円でない場合、例 えば図43(b)に示されるように八角形である場合 に、バンプ406の寸法を規定できるその他の標準的な 寸法でありうる。第2のものは、バンプの高さHであ り、これは、例えばメッキ電流密度およびメッキ時間と いった電気メッキ条件によって制御される。第3のもの はピッチPであり、これは2つのバンブ406-406 の間の距離を表わし、設計によって決定される。レジス トなしリフロープロセスでは、はんだリフローの後に2 以上の隣接するバンプ406-402が橋かけしないよ うに、これらの寸法を制御することが必要である。図4 4(a), (b)は、リフロー後のはんだバンブ406 40 -406の幾何形状の変化を例示している。リフローさ れたバンプの高さHrは、リフロー前のバンプ高さHよ りも大きい。図44(c)は、2つの隣接するはんだバ ンプまたは多数のはんだバンプの結果得られる可能性の ある、橋かけされたバンプ406bの形状を例示してい

【0123】D対HすなわちD: HまたはD/Hの比率 /ガラス組成物なが7より大きい場合、ビッチPは、いかなる橋かけバン このアプローチにプも作り出すことなく200μmという小さいものであ 低誘電率のポリマりうる。この条件は、85%~97%のPb含有量また 50 施不可能である。

【0124】 Cこで図45~46を参照すると、工業上利用分野で必要とされるCuとボリマーとの間の優れた接着性を達成するためのボリマー表面上のCuー直接メッキメタライゼーションプロセスが例示されている。Cu/ボリマー界面の高い接着性の値は、工業仕様を満たすための適切なメタライゼーションプロセスの選択にとってきわめて重要である。直接Cuメッキは、誘電体/導体多層構造の製造プロセスのため、電子業界で使用されている。

【0125】プラスチック表面メタライゼーションのために現在応用されている従来のメタライゼーションプロセスとしては、スパッタリング、蒸発、化学蒸着(CVD),金属膜積層、電解メッキ、非電解メッキおよび直20接メッキが含まれる。特定のメタライゼーションプロセスの適用は、特定のボリマー表面、設計構造および製品必要条件によって左右される。真空被着プロセスは、高額な資本設備を必要とし、湿式メタライゼーションプロセスよりも高価である。湿式メタライゼーションプロセスー電解メッキは、スパッタリング、蒸発、化学蒸着(CVD)、非電解メッキまたは直接メッキによってプラスチック上に被着される薄い金属層であるシード層、を必要とする。

【0126】直接メッキは、ポリマー表面に対する被着 金属の優れた密着性を提供する化学的に活性な表面を必要とする、低コストのCu被着プロセスの1つである。 直接メッキは、密着強度に関し、物理的および化学的な 2つの構成要素を生じさせる。密着性に関する物理的構 成要素は、界面上に金属成分をインターロックする可能 性と、表面トポグラフィと、粗さ (roughness) に関す るものである。化学的構成要素は、金属とポリマー表面 上の反応基の直接的な化学的相互作用に基づくものである。

【0127】当該技術分野においては、直接メッキされたCuは、エボキシ化合物および/またはPWB(これはガラス繊維で強化されたエボキシである)に対して優れた密着強度をもつということが分かっている。当該技術分野における表面を活性化する一般的な方法は、プラズマ処理を施すことである。ポリマー表面を粗くするプロセスは、表面上に化学的に反応性ある部位または基を生成する。残念なことに、極性基(エポキシ、エポキシ/ガラス組成物など)を伴うボリマー表面に適用可能なこのアプローチは、表面上にいかなる極性基ももたない低誘電率のボリマー(ボリエチレンなど)に対しては実施で可能である。

【0128】図45~46に例示されているプロセスお よび材料は、以上の問題を解消する。比較的不活性のポ リマー表面をはるかに化学的活性の高い表面に変換し、 被着された金属をこのより化学活性の高い表面と連結さ せることのできる、特別設計の2面性化学活性リンクが 提案されている。この現場表面修正反応は、ボリイミド 表面に対する直接メッキされたCuの密着性よりもはる かに高い表面へと著しく増長させるために、非常に効率 の良い方法である。

【0129】プロセスの流れは、図45内に概略的に例 10 示される。ポリマー表面は、反応性気体(Ozなど)で 処理されている。その後、プラズマで活性化された表面 は、図46で例示されたオルガノシランカップリング剤 クラスから選択されたカップリング剤の有機基の1つと 反応させられる。

【0130】とこで図47~49を参照すると、ステン シルを取付けるための再利用可能なフレームアセンブリ が示される。ステンシルは、ベースト印刷の分野で用い られる。ステンシルは通常金属フレーム上に糊付けさ れ、これが今度は印刷機フレームに取付けられる。この 20 ようにして取付けられたステンシルおよびフレームは再 利用不能である。従って、必要とされるのは、ペースト 印刷を含む迅速なプロトタイプ作業を大幅に容易にする ための単純なステンシル取付け手順を伴い、図47に6 00として全体的に例示されている、再利用可能なステ ンシルフレームである。

【0131】再利用可能なステンシルフレーム600 は、図47に概略的に示されている。ステンシル602 は、ステンシルフレーム604の周囲において高タック 両面テープ605を用いてそのステンシルフレーム60 30 4の片面に取付けられる。2本のステンシルフレームバ -606-606が、図47に示されるようにステンシ ルフレーム604の相対する縁部上に取り付けられる。 図48は、取付け順序に沿った分解断面図を示す。ステ ンシルフレームバー606-606は、水平および垂直 平面に対して対称となるように設計されている。ステン シルフレームバー606の片面はステンシルフレーム6 04にテープで取付けられ、一方反対側の面は、印刷機 のフレームに取付けられている。図49は、いずれかの ジ切りされたネジ穴608を示す。

【0132】再利用可能なステンシルフレーム600 は、異なるステンシルタイプおよびフィーチャがペース ト印刷での使用のために評価されている場合における特 に設計段階においてステンシルの取付け作業を単純化す る。ステンシルの在庫に必要とされる保管スペースは、 該ステンシルフレームバー606-606が取外し可能 であって取付けられたステンシル602(すなわちステ ンシルフレーム604上)の保管スペースをほとんど必 要としないことから、大幅に削減される。また、欠陥の 50 は、それぞれ基板700および702を通して延びてい

あるステンシルをステンシルフレーム604から容易に 取外し廃棄することができる。その後他のステンシルを 取付けるため、清浄されたステンシルフレーム604を 使用することができる。このアプローチは、異なる材 料、寸法およびフィーチャをもつステンシルの取付け、 使用および保管において融通性をもたせる。

[0133] ここで図50~52を参照すると、2つの 基板640および642内でロックしこれらが接合中に 移動するのを防ぐための組込み型ピンチアラインメント アセンブリを使用することにより、2つの基板640お よび642の接合を容易にするためのプロセスが概略的 に示されている。従来、各基板は積層による接合のため アラインメントされ合体させられるが、各基板は、積層 プロセス中に移動することがある(図50(a)参 照)。従来のビルドアッププロセスによって製造できる (例えば図51(a)~(c)および図52(a)~ (c)参照) リセス672 (図50(c)参照) を伴う 厚いパッド670または組込み型の長いピン660(図 50(b)参照)を用いることで2つの基板640およ び642をロックし、それらが移動するのを防ぐため、 ピンアラインメントアセンブリ650を使用することが 提案されている。図51(b)では、図52(b)と同 様、フィーチャエリアは(例えばテープまたはフォトレ ジスト680によって) 遮断され、アラインメントピン (またはパッド)をフィーチャよりも厚くメッキできる ようにしている。同様にして、ビルドアッププロセスを 用いて、図50(c)における厚いパッド670-67 0を製造することができる。かくして、2つの基板間で の移動の低減/防止は、従来のビルドアッププロセスを 用いることによって達成可能である。

【0134】とこで図53を参照すると、はんだを使用 せずに基板700および702の複数の層を接合するた めの方法が例示されている。ピンアレイを有する基板ま たはその他の誘電体材料であるインタポーザ710が、 2つの基板700および702を接合するために使用さ れることになる。かくして、変動する環境条件下で製品 の再加工、さらには場合によって寸法上の融通性をもも たらすことになる。該インタポーザ710は、接合すべ き2つの基板700および702が合わせてプレスされ 面を印刷機のフレームに取付けることができるようにネ 40 たときに接着剤がそれらをしっかりと合わせて保持しビ ンをソケット内にしっかり保つように、その各面に接着 剤の層がコーティングされる。このプロセスの顕著な特 徴の1つは、基板(ウェーハまたは可とう性膜のいずれ であれ) 700 および702 内の取付け用穴700 a お よび702a(擬似ソケット)の設計に見られる。ソケ ット(単複)が、基板上および基板内に構築されてれ が、必要に応じて4,6,または8辺のいずれかの辺上 で、ピンを捕えかつ/またはこれに圧力を加える。

【0135】図53では、穴700aおよび702a

る。 穴700a および702a は、必ずしも基板700 および702まで延びる必要はない。ソケットは上面基 板700または底面基板702内に存在しているだけで よい。好ましくは穴700aおよび702aは、それぞ れ基板700および702全体を通して延び、上面およ び底面基板700および702の両方の中のソケット は、インタポーザピン720と接触することになる。ソ ケットのフィンガ突出部をメッキするのに使用できる材 料は、優れた接続が行われること、そして基板700お よび702とインタポーザピン720の間に化学的反応 10 がわずかかまたは全く生じないということを保証するた めに、きわめて重要である。パッドおよびピン上のNi /Auは、金属間化合物または酸化が形成される可能性 を最小にして、信頼性の高い接続を提供することにな る。前述のように、インタボーザ710は、基板700 および702が合わせてプレスされたとき、全てのイン タポーザピン720が圧力で所定の位置にしっかりと保 持されることを接着剤が保証するように、その各面に接 着剤がコーティングされる。

【0136】多数の基板を接合するためのインタボーザ 20 710の使用は、はんだおよび熱、再加工および清浄と いったようなそれに付随するプロセスの使用を無くすこ とができる。インタポーザ710を用いると、基板間の 高さの均等性を可能にし、さらにさまざまな基板の表面 高さの不規則性および応力をなくすこともできる。イン タボーザピン720は好ましくは金メッキされていると とから、現実のまたはシミュレートされた環境条件に起 因して基板間には最小限の化学的相互作用しか存在しな いことになる。

【0137】また、インタポーザ710は、信号または 30 電源ライン上の雑音を低減させる一助となり得る、各ビ ン間そしてさらには各コンデンサ間のトレースを含むと ともできる。インタポーザ710は、トレース、抵抗 器、デカップリングコンデンサそして場合によっては修 正された接地面または電源面さえも伴う、もう1つの基 板層となることもできる。こうしてコンポーネントは、 回路ときわめて近接した状態にくることができ、さらに は、熱冷却のための「ヒートパイプ」を収納するために これを使用することもできる。インタポーザ内の「ヒー トパイプ」は、熱を外側縁部に伝達することができ、こ 40 とでとの熱は、もう1つのヒートシンクまで伝達され る。

【0138】上述のプロセスに対する代替的方法とし て、インタポーザ710は、基板700および702の 表面内または表面上に作り上げられたキャビティ内に引 込むことになる、メッキされたNi/Auであるより長 いピンまたは銅パンプの代わりに、はんだバンプ、短ピ ンのアレイを有することができる。その後圧力/熱の下 で、かつ導電性および/または非導電性接着剤を用い て、2つの表面を接合させることができる。インタボー 50 基板の接合に対する単純なアプローチが提供される。基

ザ710は表面に対し構造的無欠性をさらに与えること ができ、また、製品の電気的特性を高めることになるト レース接続、受動素または埋込み型接地面または電源面 をも有することができる。インタポーザ710はまた、 上面または底面のいずれの上でもオフセットパッドおよ び分離したパターンを許容できる。上面側と底面側の間 に相互接続用トレースを備える、特別設計により中央で 分割された、インタボーザによって、可とう性基板がね じれても電気的には依然安定した状態にとどまるように することができる。

【0139】以上述べた本発明の実施形態は以下のとお りである。

【0140】〔付記1〕 導電性領域をもつ回路形成層 上に誘電体層を被着する段階と、前記導電性領域上の前 記誘電体層内にアパーチャを形成する段階と、主領域と 空乏領域を含む導電性本体であって該空乏領域がその導 電性領域と接触するその導電性本体を、前記アパーチャ 内に挿入する段階と、前記空乏領域から金属間領域を形 成する段階と、を含んでなる接合方法。

【0141】〔付記2〕 前記空乏領域が錫を含み、前 記主領域が銅を含み、前記金属間領域がСи, Snを含 む付記1に記載の方法。

【0142】〔付記3〕 前記回路形成層が第1の回路 形成層であり、前記導電性本体は第2の回路形成層上に 配置される付記1に記載の方法。

【0143】〔付記4〕 前記第1の回路形成層と前記 第2の回路形成層とを合わせて積層する段階をさらに含 んでなる付記3に記載の方法。

【0144】〔付記5〕 前記金属間領域が前記主領域 の片端およびその側面を取り囲む付記1に記載の方法。 【0145】〔付記6〕 前記アパーチャを形成する段 階はレーザー穿孔からなる付記1 に記載の方法。

【0146】〔付記7〕 前記アパーチャ内へ前記導電 性本体を挿入する前記の挿入段階により、該アパーチャ の壁と該導電性本体との間に空隙を生成する付記1に記 載の方法。

【0147】〔付記8〕 誘電体材料を空隙に充填する 段階をさらに含んでなる付記7に記載の方法。

【0148】〔付記9〕 前記空隙を埋めるべく前記誘 電体層を積層する段階をさらに含む付記7に記載の方 法。

【0149】 [付記10] 誘電体層および第1の導電 性領域をもつ第1の回路形成層と、誘電体層および第2 の導電性領域をもつ第2の回路形成層と、前記第1およ び第2の導電性領域の間に配置されたバイア構造と、を 含んでなる導電性回路構造であって、該バイア構造が、 前記主領域およびその片端のまわりおよびその側面のま わりに配置される金属間領域からなる導電性回路構造。 【0150】本発明の実施形態を実施することにより、

板接合に対するフリップチップのための従来のアンダーフィルプロセスは、非常に小さい接合エリア(標準的には2.54cm×2.54cm(1インチ×1インチ)以下のエリア)に制限される。基板ビルドアップは、本発明の実施形態において記述したより単純なアプローチに比べて高価である。類似のまたは異なる基板材料(例えば可とう性基板、剛性ウェーハおよび積層回路板)の接合は、実質的なプロセスの修正なく実施可能である。接合プロセスは、基板の迅速かつ低コストの接合のために、自動化できる。

【0151】本発明は、本明細書ではその特定の実施形態に関して記述してきたが、上記の開示において修正、さまざまな変更および置換の自由も意図されており、一部のケースでは、本発明のいくつかの特徴は、ここで記述されているような発明の範囲または精神から逸脱することなくその他の特徴の対応する使用なしに利用できるということが分かるだろう。従って、本発明の実施のために考慮されている最良の態様として開示されている特定の実施形態に制限されない本発明の教示に特定の状況または材料を適合させるためにいくつかの修正を行うことができ、本発明は特許請求の範囲内に入る全ての実施形態およびその均等物を含むことになる。

【図面の簡単な説明】

【図1】(a)および(b)は、離隔された大型基板対を圧縮し液体ポリマーが下部および上部基板の周縁部に向かって流れるようにする(すなわち流れを絞り出す)前の、上部基板と接触し下部基板により支持されている本発明の液体ポリマーを有する一対の離隔された大型基板を示す垂直断面図である。

【図2】基板が接合された後の図1の基板対の垂直断面 30 る。 図である。

【図3】送り出し済みの液体ポリマーが下部基板の中心 にあって複数のダイを支持する下部基板の上部平面図で ある。

【図4】複数のダイおよび各ダイの上に配置された送り 出し済み液体ボリマーを支持する下部基板の上部平面図 である。

【図5】(1)~(6)は過渡的液体合金ボンディングを用いた挿入接合プロセスを利用する高密度相互接続の製造手順を例示する図である。

【図6】(a)は積層前の側面立面図であり、(b)は、積層後の側面立面図である。

【図7】過渡的液体合金ボンディングを用いた接合プロセスの挿入により製造されたHDI基板のSEM横断面マイクログラフである。

【図8】図7からの単一相互接続の詳細図である。

【図9】図8の相互接続構造の概略図である。

【図10】上面基板におけるCuポストと底面基板におけるCuパッドとの間の金属間層の概略図である。

【図11】(1), (2), (3)は、各金属ポスト上 50 数の手順を例示する図(その6)である。

42

に被着された空乏相を利用した2つの基板を合わせて積層するためのプロセスを例示する図(その1)である。【図12】(4),(5)は、各金属ポスト上に被着された空乏相を利用した2つの基板を合わせて積層するためのプロセスを例示する図(その2)である。

【図13】設備の停電中の非飽和の温度/湿度テストチャンバ内で標本上の凝縮を予防するためのデバイスの概略図である。

【図14】(1), (2), (3)は低コストで形状適 10 合したヒートシンクを製造するためのプロセスを例示す る図である。

【図15】薄いポリイミド層内の粒子およびピンホール に起因するGおよびV層間の先行技術における短絡を示す側面立面図である。

【図16】(1)~(4)は相互間の短絡を防止しながらGおよびV層を製造するためのプロセスを例示する図(その1)である。

【図17】(5)~(9)は相互間の短絡を防止しなが らGおよびV層を製造するためのプロセスを例示する図 (その2)である。

【図18】(1) \sim (4)はスーパーインターボーザ構造を生成するためのプロセスを例示する図(その1)である。

【図19】(5) \sim (7)はスーパーインターボーザ構造を生成するためのプロセスを例示する図(その2)である。

【図20】(a)~(d)は可とう性基板内に貫通ホールをレーザー穿孔する場合の焼けを低減させるための外部材料(例えば紙または布)の使用を例示する図である

【図21】(1)~(5)は誘電体層内の欠陥を孤立させるための手順を例示する図である。

【図22】(a)、(b)は論理MCMおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図(その1)である。

【図23】(a),(b)は論理MCMおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図(その2)である。

【図24】(a), (b) は論理MCMおよびメモリー 40 スタックを基板にカップリングさせるための複数の手順 を例示する図(その3)である。

【図25】(a)、(b)は論理MCMおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図(その4)である。

【図26】(a)、(b)は論理MCMおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図(その5)である。

【図27】(a),(b),(c)は論理MCMおよびメモリースタックを基板にカップリングさせるための複数の手順を例示する図(その6)である。

43

【図28】 (a), (b), (c) は論理MCMおよび メモリースタックを基板にカップリングさせるための複 数の手順を例示する図(その7)である。

【図29】(1)~(6)は論理MCMおよびメモリー スタックを基板にカップリングさせるための複数の手順 を例示する図(その8)である。

【図30】(7)~(9) は論理MCMおよびメモリー スタックを基板にカップリングさせるための複数の手順 を例示する図(その9)である。

【図31】(a), (b), (c)は論理MCMおよび 10 を例示する図(その3)である。 メモリースタックを基板にカップリングさせるための複 数の手順を例示する図(その10)である。

【図32】(1), (2)は低抵抗異方性導電性膜の接 続プロセスを示す図(その1)である。

【図33】(3), (4)は低抵抗異方性導電性膜の接 続プロセスを示す図(その2)である。

【図34】(5), (6)は低抵抗異方性導電性膜の接 続プロセスを示す図(その3)である。

【図35】(7), (8)は低抵抗異方性導電性膜の接 続プロセスを示す図(その4)である。

【図36】(a), (b) は絶縁膜の複数の製造方法を 例示する図(その1)である。

[図37] (a), (b) は絶縁膜の複数の製造方法を 例示する図(その2)である。

【図38】(1)~(5)は絶縁膜の複数の製造方法を 例示する図(その3)である。

【図39】絶縁膜の複数の製造方法を例示する図(その 4) である。

【図40】(a)~(e)は絶縁膜の複数の製造方法を 例示する図(その5)である。

【図41】絶縁膜の複数の製造方法を例示する図(その 6) である。

【図42】(1)~(7)はマスクなしで電気メッキさ れたはんだリフローを導通させるためのプロセス段階を 示す図(その1)である。

【図43】(a)~(d)はマスクなしで電気メッキさ れたはんだリフローを導通させるためのプロセス段階を 示す図(その2)である。

【244】 (a) \sim (c) はマスクなしで電気メッキさ れたはんだリフローを導通させるためのプロセス段階を 40 94…空乏相金属 示す図(その3)である。

【図45】ポリマーのCu-直接メッキのための手順を 例示する図(その1)である。

【図46】ポリマーのCu-直接メッキのための手順を 例示する図(その2)である。

【図47】再利用可能なステンシルフレームアセンブリ を例示する図(その1)である。

【図48】再利用可能なステンシルフレームアセンブリ を例示する図(その2)である。

【図49】再利用可能なステンシルフレームアセンブリ

【図50】(a)~(c)は積層接合中のスリップを防 ぐための精密アラインメントおよび保持用基板を例示す る図(その1)である。

【図51】 $(a) \sim (c)$ は積層接合中のスリップを防 ぐための精密アラインメントおよび保持用基板を例示す る図(その2)である。

【図52】(a)~(c)は積層接合中のスリップを防 ぐための精密アラインメントおよび保持用基板を例示す る図(その3)である。

20 【図53】(a), (b) は多層はんだなし相互接続を 例示する図である。

【符号の説明】

10…アセンブリ

12…下部基板

14…上記基板

16…液体ポリマー

18…導体パッド 19…はんだバンプ

20…導体パッド

30 31…導電性ジョイント

50…ボンディングシート(誘電体)

55…相互接続構造

60…バイアホール(空隙)

62…金属ポスト


64…導体パッド

8 4 …誘電体


86…バイアホール

90…金属パッド


92…金属ポスト




【図4】





【図5】




【図6】











【図12】


図 12
(4) 上面基板は底面基板上の穴に沿って一列に並べられ 〈アライン〉、圧力、湿度下およびある一定の時間で 積層される。ポストはパイアホールにより定者させられて いることから、アラインメントガ接合プロセスによって シフトすることはない。




(5)ボンティングシートおよび過渡的液体合金ジョイントの 両方について適切な温度でのラミネーション後、最終的 構造は、金属ボストが金属間壁の内部に埋込まれた 状態で、充塡されたバイアを有する





【図15】




【図14】










【図22】







【図16】












【図33】






【図17】




[図18]

【図19】




[図20]


[図23]





【図24】




【図25】









[図26]





【図38】





【図30】


図30 (7)

[図29] 図 29 (1) 電源 (2) 246 254 (3) 254 244 246 (4) (5) { 244 246 242 (6)


246 268 接地 244 252 (9) 接地 基板の一部を除去 242 246 [図32] [図43]









【図31】







【図44】



400

【図34】








[図35]

图 35

(7) 接合プロセス (高圧および高温) 後の、ポストおよび 導電性粒子の界面に形成された金属間化合物/合金 金属間化合物/合金は従来のACFプロセスからの 接触抵抗を減少させ、より強力な機械的ポンドを提供 3 の







[図39]

蒸気相被着対スピンコーティング スピン コーティング 蒸気相被着 CVD MLD 高 高 低 - 被遭制御可能性 低 髙 - 摩み精度/均質性 ф 高 ф 低 被著速度 -分子レベル制御可能性 低 ф 高 Yes •選択的被着 No Yes 選択的分子アラインメント No Yes Yes (高とYesが好ましい)

-形状適合した被覆および厚み精度/均質性

-CVD/MLDはスピンコーティングより優れている


-強い密着性をもつ低 e 絶縁体

- MLDは分子レベル制御可能性と共に高い密着性を提供できる

-オプション

-CVD/MLDは、#選択的被著(親水性/疎水性表面)、 #選択的分子アラインメント(装面処理)を行うことができる さらなるε削減、プロセスの単純化、および低Cu拡散を提供できる


[図49]




39


ステンシルフレームバー内のネジ切りされた穴


[図40]



【図41】







フロントページの続き

Fターム(参考) 5F044 LL01 LL04 LL11 LL13 QQ02 QQ03 RR17 RR18 RR19